公开(公告)号：KR1019950021314A

公开(公告)日：1995-07-26

申请号：KR1019930029995

申请日：1993-12-27

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이홍수 ,  이성현

IPC: H01L21/66

Abstract: 본 발명은 반도체소자의 특성을 측정하기 위한 저항의 모델변수를 추출하는, 즉 쌍극자 접합 트랜지스터의 소신호 등가회로 모델의 저항, 즉 임피이던스를 추출하는 방법에 관한 것으로서, 측정장비에 의해 측정된 측정데이타에서 s-변수데이타를 산출하는 단계와, 상기 s-변수를 임피이던스데이타인 z-변수데이타로 변환하는 단계와, 상기 z-변수데이타를 이용하여 저항값과 캐패시턴스값을 산출하는 단계와, 상기 저항값과 캐패시턴스를 이용하여 임피이던스를 산출하는 단계와, 상기 저항값과 캐패시턴스값 및 임피시던스값을 비교하여 상기 트랜지스터의 베이스저항을 결정하는 단계를 포함하는 것을 특징으로 한다.

公开(公告)号：KR1019950021231A

公开(公告)日：1995-07-26

申请号：KR1019930028270

申请日：1993-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이성현 ,  조덕호 ,  한태현 ,  이수민 ,  염병렬 ,  권오준

IPC: H01L21/331

Abstract: 본 발명은 인듐을 이용한 쌍극자 트랜지스터의 제조방법에 관한 것으로서 종래에 전류이득과 고주파 특성이 열악한 문제점을 해결하기 위하여, 본 발명에서는 에피웨이피 상부에 에미터(5)메사, 상대적으로 얇은 베이스(4)메사를 형성하여(A,B), 그 위에 절연막(7)을 형성하고(C), 접촉금속인 에미터전극(8)과 컬렉터전극(9)을 형성하며(D), 인듐(10)과 확산장벽금속(11)을 차례로 증착시키고 열처리를 하여 상기 얇은 베이스(4)에 고농도의 외부 베이스 접합영역(12)을 형성하는(E) 공정들을 제공함으로써 원하는 트랜지스터의 성능을 얻을 수 있고, 트랜지스터의 에미터와 베이스 두께에 따라 인듐두께와 열처리 온도를 최적화할 수 있어 외부 베이스저항을 최소화시킬 수 있다.

公开(公告)号：KR1019950021061A

公开(公告)日：1995-07-26

申请号：KR1019930026316

申请日：1993-12-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이수민 ,  염병렬 ,  조덕호 ,  한태현 ,  이성현 ,  권오준

IPC: H01L21/331

Abstract: 본 발명은 실리사이드를 이용한 쌍극자 트랜지스터의 제조방법에 관한 것으로서, 종래에 실리콘 쌍극자 트랜지스터 제작시 기생성분인 베이스 전극저항을 줄이기 위하여 본 발명에서 컬렉터인 규소기판(1) 위에 절연막(2)을 형성하고, 그 위에 베이스 단결정박막(3)을 형성하는 공정(a)과, 이 위에 실리사이드 박막(4)을 도포하고, 감광막(5)을 도포하여 에미터-베이스 영역을 형성하는 공정(b)과, 노출된 상기 실리사이드 박막(4)을 습식식각하고 상기 감광막(5)을 제거하는 공정(c,d)과, 상기 실리사이드 박막(4)위에 절연막(6)을 도포하고, 감광막(5)을 이용하여 에미터-베이스를 정의한 후, 절연막(6)을 식각하고 상기 실리사이드 박막(4)을 습식식각하여 베이스 전극을 형성하는 공정(e)을 제공함으로써 제조공정수를 줄여 제조단가를 감소시키며, 응용범위가 넓 은 초고속 소자를 제작할 수가 있다.

公开(公告)号：KR1020120105336A

公开(公告)日：2012-09-25

申请号：KR1020110050311

申请日：2011-05-26

Applicant: 한국전자통신연구원

Inventor： 임정욱 ,  이성현 ,  이다정 ,  윤선진

IPC: H01L31/0232 ,  H01L31/0224 ,  H01L31/036 ,  H01L31/0392 ,  H02S20/26

CPC classification number: Y02E10/50 ,  Y02P70/521 ,  H01L31/02327 ,  H01L31/022425 ,  H01L31/036 ,  H01L31/0392 ,  H02S20/26

Abstract: PURPOSE: A method for manufacturing a solar cell is provided to express selected color by forming a light absorption layer absorbing selected wavelength. CONSTITUTION: A first electrode is formed on a substrate(S10). A light absorption layer is formed on the first electrode(S20). A second electrode is formed on the light absorption layer(S30). A protective film is formed on the second electrode(S40). The thickness of the first electrode and the second electrode is 200nm to 1000nm. A first selective transmission film which selects the wavelength of light entered in the light absorption layer is formed between the substrate and the first electrode. The first selective transmission film is comprised of material having energy band gap greater than or equal to 2.5eV. [Reference numerals] (AA) Start; (BB) End; (S10) A first electrode is formed on a substrate; (S20) A light absorption layer is formed on the first electrode; (S30) A second electrode is formed on the light absorption layer; (S40) A protective film is formed on the second electrode

Abstract translation: 目的：提供一种制造太阳能电池的方法，通过形成吸收选定波长的光吸收层来表现所选择的颜色。 构成：在基板上形成第一电极（S10）。 在第一电极上形成光吸收层（S20）。 在光吸收层上形成第二电极（S30）。 在第二电极上形成保护膜（S40）。 第一电极和第二电极的厚度为200nm至1000nm。 选择在光吸收层中进入的光的波长的第一选择透射膜形成在基板和第一电极之间。 第一选择透射膜由具有大于或等于2.5eV的能带隙的材料构成。 （附图标记）（AA）开始; （BB）结束; （S10）第一电极形成在基板上; （S20）在第一电极上形成光吸收层; （S30）在光吸收层上形成第二电极; （S40）在第二电极上形成保护膜

公开(公告)号：KR1020120042465A

公开(公告)日：2012-05-03

申请号：KR1020100104167

申请日：2010-10-25

Applicant: 한국전자통신연구원

Inventor： 오승희 ,  한종욱 ,  박효달 ,  이성현 ,  이덕규

IPC: G06Q50/30 ,  G06Q10/10 ,  G08G5/00 ,  G06F15/16

CPC classification number: G06Q10/10 ,  G06F15/16 ,  G08G5/003

Abstract: PURPOSE: A flight plan management apparatus and a method thereof are provided to increase internal efficiency of a system by distributing a flight plan through AFTN. CONSTITUTION: A flight plan classifying module(210) classifies a flight plan through an AFTN(Aeronautical Fixed Telecommunication Network). A flight plan generating module(220) generates the flight plan and adds distribution information to the generated flight plan. A flight message verifying module(230) detects error within the flight plan. A flight message distributing module(240) distributes the flight plan to the AFTN.

Abstract translation: 目的：提供飞行计划管理装置及其方法，以通过AFTN分发飞行计划来提高系统的内部效率。 规定：飞行计划分类模块（210）通过AFTN（航空固定电信网络）对飞行计划进行分类。 飞行计划生成模块（220）生成飞行计划，并将分配信息添加到生成的飞行计划中。 飞行消息验证模块（230）检测飞行计划中的错误。 航班信息分发模块（240）将飞行计划分发给AFTN。

公开(公告)号：KR1020100013099A

公开(公告)日：2010-02-09

申请号：KR1020080074615

申请日：2008-07-30

Applicant: 한국전자통신연구원

Inventor： 이성현 ,  김도우 ,  이형규 ,  한종욱 ,  정교일

IPC: G01S13/04

Abstract: PURPOSE: A ship traffic control system using a monitoring radar is provided to efficiently and stably control ships on the cost or inland canals by acquiring traffic control data through interactive communication, and to correctly recognize a location of the ships. CONSTITUTION: A ship traffic control system comprises the following: a monitoring radar(210) installed on the setting distance to control sailing of ships; a sailing device(100) transmitting the collected sailing information and receiving query messages through the monitoring radar; and a traffic device interpreting the traffic information according to the response messages through the monitoring radar.

Abstract translation: 目的：提供使用监控雷达的船舶交通控制系统，通过交互式通信获取交通控制数据，正确识别船舶位置，有效稳定地对成本或内陆运输船舶进行控制。 规定：船舶交通管制系统包括以下内容：在设定距离上安装的监控雷达（210），以控制船舶航行; 航行设备（100）通过监控雷达发送收集的航行信息和接收查询消息; 以及通过监控雷达根据响应消息来解析交通信息的交通设备。

公开(公告)号：KR100137574B1

公开(公告)日：1998-06-01

申请号：KR1019940033483

申请日：1994-12-09

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 염병렬 ,  한태현 ,  이수민 ,  조덕호 ,  이성현 ,  강진영

IPC: H01L21/328

Abstract: 본 발명은 고속정보처리 및 저전력을 요하는 컴퓨터용 디지탈집적회로와 고주파 대역의 통신기기 및 정보처리시스템 유용한 초자기정렬 수직구조 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다.
본 발명은 간단한 사진식각공정(photolithograph)을 이용하여 활성영역을 격리함으로써 집적도 저하 및 소자성능 열화의 요인인 트렌치 격리(trench isolation) 공정을 배제하였으며, 에미터, 베이스 및 컬렉터 영역을 수직구조로 초자기정렬함으로써, 상하향동작모드가 가능하다.
또한, 사진식각에 의해 패터닝된 다수의 박막들을 이용하여 기판과 배선전극간의 절연막 두께를 임의로 조절할 수 있다.
그 결과, 집적도를 개선하고, 기생용량을 현저하게 줄일 수 있으며, 제작공정을 크게 단순화시켜 공정의 재현성과 생산성을 증가시킬 수 있다.

公开(公告)号：KR100137571B1

公开(公告)日：1998-06-01

申请号：KR1019940033902

申请日：1994-12-13

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이성현 ,  조덕호 ,  한태현 ,  이수민 ,  염병렬 ,  강진영

IPC: H01L21/328

Abstract: 본 발명은 에미터가 콜렉터보다 아래에 있는 쌍극자 트랜지스터에서 선택적 결정성장방법으로 베이스층을 형성하여 자기정렬 구조를 만들고, 에미터층으로서 규소다결정막을 증착하고 순차적으로 금속성 박막층을 증착하여 기계화 연마로 평탄화 시킨후, 기판에 직접 접합(direct bonding)시켜 에미터-베이스 접합면적을 최소화하고 얕은 접합계면을 형성시켜 전류이득 극대화를 이루며 베이스 전달시간이 감소하고 에미터 접합층의 측면저항을 최소화시킴으로써 고속 및 고주파 특성 등의 트랜지스터 성능 향상을 얻을 수 있다.

公开(公告)号：KR100128037B1

公开(公告)日：1998-04-02

申请号：KR1019930026312

申请日：1993-12-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이수민 ,  염병렬 ,  이성현 ,  권오준

IPC: H01L27/08

Abstract: A fabrication method of homo-junction and hetero-junction bipolar transistor is provided to simplify the process and decrease base parasitic resistance. The method comprises the steps of: isolating an inactive region by forming field oxide(53) after forming n+-silicon layer(50) and n_-silicon layer(51) used for collector; forming a base electrode by depositing and etching a base thin film(56); forming side-wall spacer(62) for isolating the base electrode; forming an emitter thin film(63); and forming a metal wire(65) by etching insulating layers(61,64). Thereby, it is possible to simplify the process and decrease base parasitic resistance using bipolar transistor having homo-junction and hetero-junction.

Abstract translation: 提供了同联结和异质结双极晶体管的制造方法，以简化工艺并降低基极寄生电阻。 该方法包括以下步骤：在形成用于收集器的n + - 硅层（50）和n_硅层（51）之后，通过形成场氧化物（53）来分离非活性区域; 通过沉积和蚀刻基底薄膜（56）形成基极; 形成用于隔离所述基极的侧壁间隔物（62） 形成发射极薄膜（63）; 以及通过蚀刻绝缘层形成金属线（65）（61,64）。 因此，可以使用具有同相和异质结的双极晶体管简化工艺并降低基极寄生电阻。

公开(公告)号：KR1019970004430B1

公开(公告)日：1997-03-27

申请号：KR1019930028269

申请日：1993-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 한태현 ,  염병렬 ,  이수민 ,  조덕호 ,  이성현 ,  권오준

IPC: H01L21/331 ,  H01L29/73

Abstract: A method of fabricating a bipolar transistor using selective growth includes the first step of forming a highly doped sub-collector 1 on a silicon substrate, forming a collector thin film 2 thereon and heat-treating a collector region 5, the second steps of forming a base thin film 6 and emitter thin film 7 on the substrate, sequentially forming a buffer insulating layer 8 and oxidation blocking insulating layer 7, and sequentially etching the insulating layers 8 and 9 and emitter thin film 7 to leave the base thin film 6, the third step of forming a side insulating layer 10 on both sides of the emitter thin film 7, selectively forming a thin film 11 for the base electrode on the exposed base thin film 6 and forming a photoresist pattern 12 for defining the base electrode, the fourth step of removing a portion other than a thin film 13 for the base electrode and base thin film 14 using the photoresist pattern 12 as a mask, the fifth step of removing the photoresist pattern 12, selectively oxidizing the thin film 13 for the base electrode to form oxide layers 15 and 16, diffusing impurities from the emitter thin film 7 and thin film 17 for the base electrode through heat treatment to form an emitter-base junction 19 and nonactive base region 18, and the sixth step of selectively removing the oxidation blocking insulating layer 9 by self-alignment, removing the buffer insulating layer 8 and forming a metal thin film 20 on the base thin film 17 and collector 21.

Abstract translation: 使用选择性生长制造双极晶体管的方法包括在硅衬底上形成高掺杂子集电极1的第一步骤，在其上形成集电极薄膜2并热处理集电极区域5，第二步骤形成 基底薄膜6和发射极薄膜7，依次形成缓冲绝缘层8和氧化阻挡绝缘层7，并依次蚀刻绝缘层8,9和发射极薄膜7以离开基底薄膜6， 在发射极薄膜7的两侧形成侧绝缘层10的第三步骤，在露出的基底薄膜6上选择性地形成用于基底电极的薄膜11，并形成用于限定基极的光刻胶图案12，第四步骤 使用光致抗蚀剂图案12作为掩模去除除了用于基底电极和基底薄膜14的薄膜13之外的部分的步骤，除去光致抗蚀剂图案12的第五步骤 对基极的薄膜13进行氧化以形成氧化物层15和16，通过热处理从发射极薄膜7和基极薄膜17扩散杂质，以形成发射极 - 基极结19和非活性碱性区18 以及通过自对准选择性去除氧化阻挡绝缘层9的第六步骤，去除缓冲绝缘层8并在基底薄膜17和集电体21上形成金属薄膜20。