-
-
公开(公告)号：KR1019960036442A
公开(公告)日：1996-10-28
申请号：KR1019950006913
申请日：1995-03-29
IPC: H04L12/28
Abstract: 본 발명은 ATM 교한기 중계선의 특정서비스 조정기능의 관리방법에 관한 것으로, ATM 교환기의 중계선에서 사용되는 특정서비스 조정기능의 설계 및 효율적인 관리 방법을 제공하기 위하여, 중계선 신호를 담당하는 기능블럭들로 부터 신호를 수신하여 각 기능별 처리로 분배하는 제1단계(100); 상기 중계선 정합 모듈부(11)의 광대역 중계선 신호 정합 기능블럭(BTSIF)(36)으로 부터 수신된 링크의 연결, 해제에 관련된 기능을 수행하는 제2단계(200); 상기 엑세스 스위칭 제어 모듈부 (ASCM)(13)의 메세지 전달 기능블럭(BTMTF)으로 부터 수신된 신호 링크의 활성화, 비활성화, 복구 처리 기능을 수행하는 제 3단계(300); 및 상기 중계선 정합 모듈부 (11)의 광대역 중계선 운용 유지보수 기능블럭(BTOMF)(39)으로 부터 수신된 운용 유지보수에 관련된 처리 기능을 수행하는 제4단계(400)를 포함하여 특수서비스 조정기능의 관리방법을 가능하게 하며, 또한 종합 정보통신망의 조기구축을 가능하게 하는 효과가 있다.
-
公开(公告)号：KR1019960011134B1
公开(公告)日：1996-08-20
申请号：KR1019920026139
申请日：1992-12-29
IPC: H04L12/04
Abstract: The method for diagnosing digital sections including client lines in the ISDN, comprises the steps of: transmitting a class and No. of tested lines to an OMP(Operation and Maintenance Processor), a class to an OTEP(Out Test Equipment Processor); maintaining the tested lines available for a loop back test on line, maintaining them off line for the other available tests; reporting the test result to the OTEP; reporting an analyzed result to an operator via an ALTP(Analog Line Test Processor).
Abstract translation: 用于诊断ISDN中的客户端线路的数字部分的方法包括以下步骤：将测试线路的类别和数量发送到OMP（操作和维护处理器），OTEP（Out测试设备处理器）的类别; 将测试的线路保持在线路环回测试，保持它们脱离其他可用的测试; 向OTEP报告测试结果; 通过ALTP（模拟线路测试处理器）向操作员报告分析结果。
-
公开(公告)号：KR1019960027810A
公开(公告)日：1996-07-22
申请号：KR1019940035750
申请日：1994-12-21
IPC: H04L12/433
Abstract: 본 발명은 RAT 및 RDT 알고리즘을 개선하여 지연을 축소할 수 있도록 함으로써 ATM에서의 셀전송 지연변이로 인한 망에서의 폭주발생을 방지하기 위한 크레딧을 이용한 UPC/NPC의 적응적 셀간격조정방법에 관한 것으로, 사용자의 트래픽이 협상된 트래픽 파라메타를 준수하는지를 감시하는 사용변수제어/망변수제어(UPC/NPC)와 연동하여 사용변수제어/망변수제어(UPC/NPC) 판단결과를 셀간격조정방법에 사용하기 위하여, 이론적인 셀 도착시간이 TAT(i); 실제 셀 도착기간이 t
a (i);허용된 셀지연변이가 τ일 경우,
라 정의하고, 크레딧이 클경우 출력셀의 작은 셀간 간격도 허용하며 크레딧이 작을수록 출력셀의 셀간 간격을 최대간격에가깝도록 보장하는 것을 특징으로 한다.-
公开(公告)号：KR1019960027672A
公开(公告)日：1996-07-22
申请号：KR1019940032861
申请日：1994-12-05
IPC: H04L12/24
Abstract: 본 발명은 종합정보통신망의 사용자-망 접속 선로 극성 검출기에 관한 것으로, 선로 입력 정보 복호수단(1); 직병렬 변환수단(2); 프레임 표시 검출수단(3); 프레임 표시 검출 신호 표시수단(4); 프레임 타임 슬롯 발생 수단(5); 프레임 동기수단(6); 슈퍼 프레임 표시 검출 신호 제어수단(7); 슈퍼 프레임 타임 슬롯 발생 수단(8); 및 선로 극성 검출 및 슈퍼 프레임 동기수단(9)을 구비하고 있으며, 종합정보 통신망에서 핵심적인 역할을 수행하는 유-인터페이스 송수신기를 구성하는 기능 블럭으로 사용되며, 전술한 선행 기술에 비하여 간결하게 하드웨어 구현이 가능한 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019960009466B1
公开(公告)日：1996-07-19
申请号：KR1019920026141
申请日：1992-12-29
IPC: H04L12/00
Abstract: receiving a request of an operator on the test of ISDN subscriber board through a terminal connected to an OMP(22); controlling LTAB4(27) through ITEP(23) to allow the subscriber to test the line when the request is received, to switch the subscriber line connected to line matching section of the ISDN basic connection subscriber board to be connected to a to-be-tested line(25) and ISIB(24); and terminating the test, when the test is arranged, the OMP(22) notifies ITEP(23) the arrangement of the test, the ITEP(23) controls the ISIB(24) to carry out the test, and the tested result is outputted to the operator through OMP(22).
Abstract translation: 通过连接到OMP（22）的终端接收运营商对ISDN用户板测试的请求; 通过ITEP（23）控制LTAB4（27），以允许用户在接收到请求时对线路进行测试，将连接到ISDN基本连接用户板的线路匹配部分的用户线切换为要连接到待 测试线（25）和ISIB（24）; 并终止测试，当测试被安排时，OMP（22）通知ITEP（23）测试的安排，ITEP（23）控制ISIB（24）进行测试，并输出测试结果 通过OMP（22）向操作员发送。
-
-
-
公开(公告)号：KR1019950000970B1
公开(公告)日：1995-02-06
申请号：KR1019910024031
申请日：1991-12-23
IPC: H04M7/00
Abstract: B-bus input/output board (BIOB) communicates with T-level processor (User part) among level 3 functions of common line signaling No. 7 message transfer part. The board comprises: buffer blocks (4,5,6) connected with a VME-bus (1), transferring various signals stably; a dual port RAM (6); a central control block (11); a DPRAM access control block (8), reset block (3), interrupt recognition block (10), bus error recognition/generation block (14); multiple memory blocks (12,13); a clock generation/division block (15); a decoding block (16), generating selective signal to control elements; a DMA (Direct Memory Access) control block (17); a serial communication control block (18); a B-bus control block (23); a signal loop control block (19); a MFP (Multi Function Peripheral:20); state recognition/control registers (21,22).
Abstract translation: B总线输入/输出板（BIOB）与公共线路信令No.7消息传送部分的3级功能中的T级处理器（用户部分）进行通信。 该板包括：与VME总线（1）连接的缓冲块（4,5,6），稳定传输各种信号; 双端口RAM（6）; 中央控制块（11）; DPRAM访问控制块（8），复位块（3），中断识别块（10），总线错误识别/生成块（14）; 多个存储块（12,13）; 时钟生成/分割块（15）; 解码块（16），产生对控制元件的选择信号; DMA（直接存储器访问）控制块（17）; 串行通信控制块（18）; B总线控制块（23）; 信号回路控制块（19）; 一个MFP（多功能外设：20）; 状态识别/控制寄存器（21,22）。
-
公开(公告)号：KR1019940008780B1
公开(公告)日：1994-09-26
申请号：KR1019910026060
申请日：1991-12-30
IPC: H04M7/00
Abstract: The processor is designed for minimizing the additional load applied to a T-bus (12) by distributing the message traffic between a signal processor (1) in the message transferring part and a number of relay channel processors (2) to a B-bus (11). The processor includes a maintenance processor (3) managing the processor (1), a trunk interface (TIM) connecting a number of trunks, a switch (5) switching the signal channel, a switching controller (6) controlling the channel on/off, and a processor (4) for managing the system and connecting on the T-bus.
Abstract translation: 处理器被设计用于通过将消息传送部分中的信号处理器（1）与多个中继信道处理器（2）之间的消息业务分配到B总线（12）来最小化施加到T总线（12）的附加负载 （11）。 处理器包括管理处理器（1）的维护处理器（3），连接多个中继线的中继接口（TIM），切换信号通道的开关（5），开/关控制通道的切换控制器 ，以及用于管理系统并在T总线上连接的处理器（4）。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.024 seconds)
