-
公开(公告)号：CN101924578A
公开(公告)日：2010-12-22
申请号：CN201010271593.7
申请日：2003-01-15
Applicant: 马维尔国际贸易有限公司
IPC: H04B1/707
CPC classification number: H04B1/7117 , H04B2201/70707
Abstract: 本发明公开了RAKE接收器接口。一种方法包括：通过中断产生器在RAKE接收器的耙指和处理器之间的符号传输中产生中断，中断定义了每单位时间产生率独立于符号的符号边界的时间速率的全局符号边界；在耙指的符号边界中，从耙指向第一数据寄存器和第二数据寄存器中可用的那一个数据寄存器写入；当向第一数据寄存器和第二数据寄存器中可用的那一个数据寄存器写入时使计数器增加预定值，如果计数器低于预定阈值，那么在全局符号边界中通过处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取并且使计数器减小预定值，并且如果计数器达到预定阈值，那么在至少另一个全局符号边界中通过处理器从第一数据寄存器和第二数据寄存器两者中进行读取并且使计数器减少两倍预定值。
-
公开(公告)号：CN1682459B
公开(公告)日：2010-12-01
申请号：CN03821386.9
申请日：2003-08-22
Applicant: 因芬尼昂技术股份公司
IPC: H04B1/707
CPC classification number: H04L27/06 , H04B1/70735 , H04B1/70752 , H04B1/708 , H04B2201/70707
Abstract: 一种执行相互关联的装置(11)，其具数据存储器(12)以存储样品值(110)序列；具有地址产生器(13)，用于产生读取数据字符(111)的地址，其中在该数据字符(111)的样品值序列不需要依时序排列的；具有码产生器(15)，用于自在相互关联序列的序列组件产生相互关联字符(112)，其中该相互关联字符(112)中的序列组件排列于依据该数据字符(111)而定的序列；并具有相互关联单元(14)。
-
公开(公告)号：CN101692619A
公开(公告)日：2010-04-07
申请号：CN200910226410.7
申请日：2001-11-08
Applicant: 美商内数位科技公司
IPC: H04B1/707
CPC classification number: H04B1/7105 , H04B1/71052 , H04B2201/70707 , H04L25/0212
Abstract: 一发射器侧系在一码分多址(CDMA)通信系统之一共享频谱上，传输复数数据信号。其中，各传输数据信号系经历一类似信道响应。首先，接收所述传输数据信号之一组合信号。随后，利用该片码速率之一倍数，取样该组合信号。接着，决定该组合信号之一信道响应。接着，利用所述组合信号取样及所述估计信道响应，决定一扩频数据向量之一第一元素。接着，利用该第一元素决定步骤之一因子，决定该扩频数据向量之其余元素。最后，利用该扩频数据向量之所述决定元素，决定所述数据信号之数据。
-
公开(公告)号：CN101666871A
公开(公告)日：2010-03-10
申请号：CN200810180570.8
申请日：2008-12-02
Applicant: 联发科技股份有限公司
IPC: G01S1/04
CPC classification number: H04B1/7075 , G01S19/30 , G01S19/37 , H04B2201/70707 , H04B2201/70715
Abstract: 本发明涉及一种存储器码产生器以及存储器码产生的方法，其中存储器码产生器，包含码存储器，储存码数据；预备缓冲器组，耦接至码存储器，自码存储器中获得码数据的第一码区段，并移动第一码区段以获得第二码区段，第二码区段具有相关缓冲器组要求的期望相位；相关缓冲器组，耦接至预备缓冲器组，将第二码区段自预备缓冲器组中下载，并根据第二码区段提供相关码用于相关；其中当相关缓冲器组根据第一码区段提供相关码用以当前相关时，预备缓冲器组准备对应于后续相关的第二码区段。上述存储器码产生器通过相关缓冲器组根据第一码区段提供相关码用于当前相关时，预备缓冲器组准备对应于后续相关的第二码区段，故可在没有延迟的情况下提供相关码。
-
公开(公告)号：CN101663830A
公开(公告)日：2010-03-03
申请号：CN200880003656.1
申请日：2008-01-30
Applicant: 高通股份有限公司
CPC classification number: H04J13/0048 , H04B2001/70935 , H04B2201/70707 , H04W36/08 , H04W48/16 , H04W74/0833
Abstract: 本发明描述了一种对多个移动设备共同的快速阿达马变换。可以使用由该快速阿达马变换产生的经过加扰的序列来对来自无线通信系统内的多个终端的基于接入的切换探测进行解码。可以用共同的随机序列来加扰沃尔什序列以产生经过加扰的序列。将经过加扰的序列的至少一部分包括在接入探测中。
-
Patent Agency Ranking
公开(公告)号：CN100550669C
公开(公告)日：2009-10-14
申请号：CN200480030658.1
申请日：2004-11-03
Applicant: 摩托罗拉公司(在特拉华州注册的公司)
Inventor： 弗雷德里克·L·马丁 , 埃德加·H·卡拉维 , 保罗·E·戈尔达伊 , 戴维·B·塔乌本海姆
CPC classification number: H04L27/22 , H04B1/707 , H04B1/709 , H04B2201/70707
Abstract: 与特定实施例相一致的一种直接序列扩频(DSSS)接收机(100)具有频率发生器(112)，其生成本地振荡器信号而不使用压电晶体。变频器(108)接收本地振荡器信号，将本地振荡器信号与接收的DSSS信号混频，以产生下变频信号。接收的DSSS信号是使用第一组DSSS代码进行编码的。差分码片检测器(116)接收下变频信号并将下变频信号转换成差分检测信号。相关器(120)接收差分检测信号并将差分检测信号与从第一组DSSS代码时移的一组DSSS代码进行相关。本摘要不视为限制，因为其他实施例可能与本摘要中所述的特征相比有所改变。
-
公开(公告)号：CN100486126C
公开(公告)日：2009-05-06
申请号：CN02160465.7
申请日：2002-12-30
Applicant: NXP股份有限公司
IPC: H04B1/707
CPC classification number: H04B1/71052 , H04B2201/70707
Abstract: 一种基于CDMA系统的多用户检测的简化去相关方法，包括如下步骤：a：接收无线信号S；b：获得一个信道相关矩阵R，取该矩阵R的部分以获得部分相关矩阵RP；c：对部分相关矩阵RP求逆，从而获得矩阵V(m)；d：根据所述移动终端的发送信号D的相应位置所对应的V(m)分别从接收信号S中恢复发送信号D。本发明根据信道相关矩阵R的特点，仅根据相关矩阵R的对角线子矩阵RP的逆阵完成解调，从而大大降低求逆所需的计算量，而解调性能损失很少。
-
公开(公告)号：CN101248586A
公开(公告)日：2008-08-20
申请号：CN200680028369.7
申请日：2006-07-31
Applicant: 日本电气株式会社
Inventor： 林华
CPC classification number: H04L1/005 , H04B2201/70707 , H04L1/0068 , H04L1/08 , H04L1/1819 , H04L1/1845
Abstract: 第二速率去匹配单元(130)对定义数据Rx的两个数据中的每一个并行地执行第二速率去匹配步骤，以去除已经在基站中执行的第二速率匹配步骤中被重复的位，或者对在基站中已经执行的第二速率匹配步骤中被穿孔的位进行去穿孔。加法器(108，118)并行地执行合并步骤，在该合并步骤中，将存储在IR缓存器(131)中的数据加到已经从第二速率去匹配单元(130)输出的两个数据中的相关联数据上。第一速率去匹配/turbo解码单元(133)对该数据执行第一速率去匹配步骤并同时地重复执行turbo解码步骤，在第一速率去匹配步骤中，已经在基站中执行的第一速率匹配步骤中穿孔的位被重复到已经从输入缓存器(107，117)输出的数据中。结果可以缩短在HS－PDSCH解码器中对接收数据进行处理的时间。
-
公开(公告)号：CN101128992A
公开(公告)日：2008-02-20
申请号：CN200680006029.4
申请日：2006-02-20
Applicant: 诺基亚公司
IPC: H04B1/707
CPC classification number: H04B1/71075 , H04B2001/71077 , H04B2201/70707
Abstract: 一种用于多级并行剩余补偿(PRC)接收器的系统、装置和方法，用于加强码分多址(CDMA)系统中多址干扰(MAI)的抑制。用由自适应归一化最小均方(NLMS)算法计算出的一组权，改善干扰估计的准确度。为了降低复杂性，提取多码处理的共同特性，并将其用于导出PRC的结构，从而避免直接干扰消除。所导出的PRC结构将干扰消除体系结构从与用户数量平方成比例的复杂性减少到与用户数量呈线性相关的复杂性。通过用简单的组合逻辑代替专用的乘法器电路，进一步降低了复杂性。
-
公开(公告)号：CN100364241C
公开(公告)日：2008-01-23
申请号：CN02826341.3
申请日：2002-12-19
Applicant: 美商内数位科技公司
Inventor： 雷恩·山姆·布查特 , 查以而·堤摩曼 , 彼得·爱得华·贝克 , 穆罕默德·游斯曼·法士黎
IPC: H04B1/69
CPC classification number: H04B1/7093 , H04B2201/70707
Abstract: 本发明揭示一种数据处理的设备和方法，其特别适用于分码、扰码和信道响应的结合卷积，以架构出系统传送系数矩阵，而仍旧能够维持和在分别执行每一卷积时相同的电路大小和执行时间。在此使用用于处理实数信道响应值的一缓存器以及用于处理虚数信道响应值的第二缓存器将信道响应移动通过卷积。为取代乘法器，将使用以金字塔方式连接的最佳最少数量加法器来执行码的增生，以简化构造。利用包含从二进制表示至复数表示而当成整个方法一部分的信道码转换，如此可从设备内消除不必要的加法器。
-
-
-
-
-
-
-
-
-
Search Results
2751
records
(took 0.033 seconds)
