-
公开(公告)号：CN103905067B
公开(公告)日：2018-05-11
申请号：CN201210580654.7
申请日：2012-12-27
Applicant: 中兴通讯股份有限公司
Inventor： 杜金周
IPC: H03M13/27
CPC classification number: H03M13/6525 , H03M13/2957 , H03M13/3905 , H03M13/395 , H03M13/6519 , H03M13/6544 , H04L1/005 , H04L1/0055 , H04L1/0066 , H04L1/0071
Abstract: 本发明涉及一种多模译码器实现方法及装置，其方法包括对待译码数据经过若干次迭代，每次迭代包括MAP1和MAP2两个处理过程。MAP1的输入数据基于顺序地址，MAP2的输入数据基于交织地址。本发明采用Radix‑4算法架构，复用一套MAP译码单元，以并行处理方式，根据制式种类对待译码数据进行相应的MAP迭代译码处理，对资源进行了有效的整合和复用，可兼容LTE、UMTS、TD‑SCDMA、WiMAX等多种制式，使得系统设计更加合理，并大大节省了系统逻辑资源；而且在不同制式下，通过RAM的合理复用，大大裁剪了一些不必要的RAM资源。
-
公开(公告)号：CN107925638A
公开(公告)日：2018-04-17
申请号：CN201680046521.8
申请日：2016-06-07
Applicant: 萨里大学
Inventor： 康斯坦丁诺斯·尼基托普拉斯 , 拉希姆·塔法佐利
IPC: H04L25/03
CPC classification number: H04L25/03242 , G06F17/30327 , G06F17/30533 , H04B7/0413 , H04L1/0054 , H04L1/0055 , H04L25/03286
Abstract: 公开用于找出针对树搜索问题的向量解的设备和方法。在一些实施例中，所述设备和方法能够用于球形解码。通过以下操作执行所述树搜索：获得树图；识别所述树图中可能是针对所述树图的所述解的部分的多个节点；将所述树图分割成多个子树，每一子树包含所述经识别节点中的一个或多个；通过向所述子树中的每一个分配所述处理元件中的一个或多个来并行处理所述多个子树；以及基于所述子树处理的结果确定所述解。
-
公开(公告)号：CN104541469B
公开(公告)日：2017-12-15
申请号：CN201380044393.X
申请日：2013-06-13
Applicant: 微软技术许可有限责任公司
IPC: H04L1/00
CPC classification number: H03M13/05 , H03M13/11 , H03M13/27 , H04L1/0041 , H04L1/0055 , H04L1/0057
Abstract: 用于处理通过有损通信信道从发射机传输到接收机的已编码数据比特的方法，所述方法包括：通过通信信道接收已编码数据比特，所述已编码数据比特包括冗余数据单元；在纠错解码器处对已编码数据比特进行解码，其中对丢失数据的恢复在纠错解码器处使用冗余数据单元中的至少一个来实现；确定是否至少一个数据比特由于解码器找到用于所述至少一个数据比特的多个候选比特值而不能被恢复；接收有关发射机的信息；分析该多个候选比特值，从而使用有关发射机的信息将用于该至少一个数据比特的候选比特值的至少一个排除在外；并且基于所述分析来判定该至少一个数据比特。
-
公开(公告)号：CN102577205B
公开(公告)日：2015-11-25
申请号：CN201080046046.7
申请日：2010-10-29
Applicant: 高通股份有限公司
IPC: H04L1/00
CPC classification number: H04L1/0055 , H04L1/0052 , H04L1/0071
Abstract: 描述了有助于在turbo解码器中确保无竞争和/或冲突的存储器的系统和方法。可以将后验概率(APP)随机存取存储器(RAM)分割或划分成两个或多个文件，其中每个文件中具有一个交织子组。这能够实现turbo解码器中的并行操作，并允许turbo解码器在不引起存储器访问竞争的情况下同时访问多个文件。
-
公开(公告)号：CN104935404A
公开(公告)日：2015-09-23
申请号：CN201510221853.2
申请日：2008-10-01
Applicant: 三星电子株式会社
Inventor： 阿里斯.帕帕萨克拉里奥 , 赵俊暎
CPC classification number: H04W72/0413 , H04L1/0055 , H04L1/0057 , H04L1/1607 , H04L1/1685 , H04L1/1858 , H04L1/1887 , H04L5/0053 , H04L27/2607 , H04L27/2613
Abstract: 用于用户设备(UE)在多个传输时间间隔(TTI)上发送确认信号的方法和装置。确认信号响应于数据分组接收，并且，如果数据分组接收是通过调度分配的，则确认信号被在多个TTI的每一个中在不同的资源中发送，或者，如果数据分组接收是周期性的，则确认信号被在多个TTI的每一个中在同一资源中发送。在多个TTI上发送确认信号的UE不应该在初始确认信号传输完成之前在随后TTI中发送额外的确认信号。UE也不应该在完成在多个TTI上传输确认信号之前在同一或者随后TTI中发送数据信号或者其他的控制信号。
-
Patent Agency Ranking
公开(公告)号：CN104796230A
公开(公告)日：2015-07-22
申请号：CN201510221550.0
申请日：2008-10-01
Applicant: 三星电子株式会社
Inventor： 阿里斯.帕帕萨克拉里奥 , 赵俊暎
CPC classification number: H04W72/0413 , H04L1/0055 , H04L1/0057 , H04L1/1607 , H04L1/1685 , H04L1/1858 , H04L1/1887 , H04L5/0053 , H04L27/2607 , H04L27/2613
Abstract: 用于用户设备(UE)在多个传输时间间隔(TTI)上发送确认信号的方法和装置。确认信号响应于数据分组接收，并且，如果数据分组接收是通过调度分配的，则确认信号被在多个TTI的每一个中在不同的资源中发送，或者，如果数据分组接收是周期性的，则确认信号被在多个TTI的每一个中在同一资源中发送。在多个TTI上发送确认信号的UE不应该在初始确认信号传输完成之前在随后TTI中发送额外的确认信号。UE也不应该在完成在多个TTI上传输确认信号之前在同一或者随后TTI中发送数据信号或者其他的控制信号。
-
公开(公告)号：CN101848025B
公开(公告)日：2013-06-19
申请号：CN200910159895.2
申请日：2009-07-16
Applicant: 财团法人工业技术研究院
CPC classification number: H04L25/03178 , H04L1/0055 , H04L1/0631 , H04L25/067 , H04L2025/03426
Abstract: 一种集成电路用以针对所接收的多个多路径信号进行解码且还原传输信号的资料内容。集成电路可规划根据多个多路径信号以产生对数概率比，其中所接收的多个多路径信号代表传输资料内容。集成电路更可规划根据所接收的多个多路径信号以安排这公式的系数，并将公式进行积分。集成电路更可规划根据事前信息将已积分公式进行相除。据此，集成电路可规划接收多个多路径信号且利用积分将信号进行解码。本发明亦提供相关方法与计算机程序产品。
-
公开(公告)号：CN101394189B
公开(公告)日：2012-10-10
申请号：CN200810214693.9
申请日：2002-05-09
Applicant: 高通股份有限公司
CPC classification number: H04L1/005 , H03M13/2714 , H03M13/2771 , H03M13/2957 , H03M13/6566 , H04L1/0055 , H04L1/0068 , H04L1/0071
Abstract: 存储Turbo解码器的中间结果的缓冲器结构。为增加访问吞吐量，缓冲器结构设计成支持对每个访问周期对两个或多个比特的APP数据的同时访问。为避免访问争用，存储体被分配到用于码交织的二维数组的行和列使得相继比特的APP数据从不同存储体被访问。为支持“线性”寻址，存储体能被按排为两个集合，它们被分配给数组的偶数和奇数列。为支持“经交织”寻址，存储体可能被分配到数组的行组使得在经交织的数组内的相邻行被分配到不同的组。
-
公开(公告)号：CN101882934B
公开(公告)日：2012-10-03
申请号：CN201010214650.8
申请日：2006-12-20
Applicant: 瑞萨电子株式会社
Inventor： 织尾正雄
CPC classification number: H04L1/0055 , G06F7/4833 , H03M13/2957 , H03M13/3905 , H03M13/3911
Abstract: 一种运算电路，包括：NOR电路，用于从包含由多个比特组成的路径度量值的0个或多个高位比特的第一比特组x(6)～x(10)的所有比特中输出1比特反相逻辑OR sf；反相器，用于将第二比特组x(2)～x(5)的每个比特反相，并且输出第三比特组rs(0)～rs(3)；AND电路，用于输出第四比特组ns(0)～ns(3)，其包含计算sf同rs(0)～rs(3)的逻辑AND的结果；和CF输出部分，用于基于ns(0)～ns(3)输出修正因子CF。
-
公开(公告)号：CN102387116A
公开(公告)日：2012-03-21
申请号：CN201110319144.X
申请日：2011-09-01
Applicant: 株式会社NTT都科摩
CPC classification number: H04L1/0055
Abstract: 本发明涉及无线通信系统中解码接收信号的接收机和方法。接收机包括信号判决器，软信息判决器和软信息解码器。信号判决器为接收自中继站的接收信号判决复数接收值。软信息判决器获得由第一概率值和第二概率值的组合所表示的软信息。能够通过相加取决于在符号的同一比特位置包括相同第一比特值的调制字母表的每个符号的全概率密度函数而定的数值来推导所述第一概率值，其中所述调制字母表的每个符号代表至少两比特。能够通过相加取决于在符号的同一比特位置包括相同第二比特值的调制字母表的每个符号的全概率密度函数而定的数值来推导所述第二概率值。软信息解码器基于获得的软信息来对接收信号包含的净负荷数据进行解码。
-
-
-
-
-
-
-
-
-
Search Results
993
records
(took 0.023 seconds)
