IC模块、IC引入线以及IC封装体

    公开(公告)号:CN101416206A

    公开(公告)日:2009-04-22

    申请号:CN200780011990.7

    申请日:2007-03-26

    Abstract: 本发明提供了一种IC模块以及使用该IC模块的IC引入线和IC封装体,所述IC模块能够制造共振频率精度高、非接触通信可靠性优异的IC封装体,并且因其能够在小面积上封装,所以也能够制造小面积的IC封装体,且可以使用通用的IC模块制造装置制造。所述IC模块包括:绝缘性衬底(11)、在绝缘性衬底(11)的一面设置的天线连接端子(16a、16b)、以及层压有IC芯片(14)和云母电容器(13)的层压体(15);层压体(15)被搭载于绝缘性衬底(11)的与天线连接端子(16a、16b)同一面侧;IC芯片(14)和云母电容器(13)通过导线与天线连接端子(16a、16b)电连接。

    模块和无源部分
    72.
    发明公开

    公开(公告)号:CN101395755A

    公开(公告)日:2009-03-25

    申请号:CN200780007037.5

    申请日:2007-02-28

    Abstract: 一种无源部分(50A),包括滤波器单元(52),该滤波器单元(52)具有第一谐振电极(34a)至第三谐振电极(34c)和电连接至布置在介质基片(32)上的滤波器单元(52)第三谐振电极(34c)的阻抗匹配电路单元(54)。整个无源部分(50A)具有包括与特性等价的电路单元的配置,该特性包括通过第三谐振电极(34c)的阻抗分量的第二阻抗匹配电路单元。例如,通过调节第三谐振电极(34c)的宽度(Wc),可能用相同的方式调节阻抗而不连接任何电容,就如同当作为阻抗匹配电路单元(54)的电容被连接时一样。

    延迟线
    73.
    发明公开

    公开(公告)号:CN101138129A

    公开(公告)日:2008-03-05

    申请号:CN200680007781.0

    申请日:2006-02-16

    CPC classification number: H03H7/32 H01P9/00 H03H7/325

    Abstract: 一种延迟线(10A),具有第一延迟电路(12)和第二延迟电路(14)。第一延迟电路(12)包括具有第一输入端子(16)和输出端子(18)的带通延迟线和其它延迟线。第二延迟电路(14)包括配备有第二输入端子(20)、第一输出端子(22a)、第二输出端子(22b)和隔离端子(24)的混合耦合器(26)、连接至第一输出端子(22a)的第一电抗单元(28A)和连接至第二输出端子(22b)的第二电抗单元(28B)。此外,第一延迟电路(12)的输出端子(18)和第二延迟电路(14)的混合耦合器(26)的第二输入端子(20)彼此电连接。

    延迟线
    74.
    发明公开

    公开(公告)号:CN101138128A

    公开(公告)日:2008-03-05

    申请号:CN200680007787.8

    申请日:2006-03-10

    CPC classification number: H01P9/00

    Abstract: 在延迟线(10A)的带通滤波器(18)中,输入端(12)和靠近该输入端(12)的第一谐振器(16A)通过电容器(C1)耦合。第一谐振器(16A)和靠近该第一谐振器(16A)的第二谐振器(16B)通过电容器(C2)耦合。第二谐振器(16B)和靠近该第二谐振器(16B)的第三谐振器(16C)通过电感器(L1)耦合。第三谐振器(16C)和靠近该第三谐振器(16C)的第四谐振器(16D)通过电容器(C3)耦合。第四谐振器(16D)和靠近该第四谐振器(16D)的输出端(14)通过电容器(C4)耦合。

    层叠型介质谐振器及层叠型介质滤波器

    公开(公告)号:CN1174516C

    公开(公告)日:2004-11-03

    申请号:CN02106959.X

    申请日:2002-03-05

    CPC classification number: H01P1/20345 H01P7/084

    Abstract: 本发明提供了一种层叠型介质谐振器及层叠型介质滤波器,用于抑制因谐振电极与内层接地电极重叠状态偏移而导致的特性变动,提高成品率并使之小型化。在位于谐振电极(16)与一侧的内层接地电极(18)之间的介质层内,谐振电极(16)的开路端部分与一侧的内层接地电极(18)之间的重叠部分(22)中有一部分被设为空间(24);在位于谐振电极(16)与另一侧的内层接地电极(20)之间的介质层内,谐振电极(16)的开路端部分与另一侧的内层接地电极(20)之间的重叠部分(26)中有一部分被设为空间(28);而且,在空间(24)与(28)内分别充填其介电常数高于所述介质层的介电常数的高介电常数材料(30)。

Patent Agency Ranking