一种服务器内存通道的切换系统

    公开(公告)号:CN118035140A

    公开(公告)日:2024-05-14

    申请号:CN202410430500.2

    申请日:2024-04-11

    Abstract: 本发明涉及一种服务器内存通道的切换系统,该系统包括服务器CPU、多个内存槽和设置在服务器CPU与多个内存槽之间设置多个控制器,多个控制器的数量与多个内存槽的数量相同,多个控制器中包括一个主控制器和多个从控制器,每个控制器对应控制一个内存槽的切换;主控制器,用于获取待处理的连接信号;根据各个内存槽的使用状态,判断各个内存槽是否可用;在各个可用的内存槽中,根据内存指示信息,控制各个从控制器进行内存槽的切换。通过本发明的系统,在服务器CPU与多个内存槽之间设置多个控制器,通过主控制器根据各个内存槽对应的内存条的使用状态,控制各个从控制器进行内存槽的自动切换,以使服务器CPU正常工作。

    一种处理器网络安全防御系统及方法

    公开(公告)号:CN117692251B

    公开(公告)日:2024-04-09

    申请号:CN202410100959.6

    申请日:2024-01-25

    Inventor: 王嘉诚 张少仲

    Abstract: 本发明涉及计算机网络安全技术领域,具体涉及一种处理器网络安全防御系统及方法,包括以下步骤:S1:收集和初步分析处理器的数据流;S2:对从S1中收集的数据进行初步过滤和分析,以识别潜在的安全威胁;S3:进一步分析从S2传入的数据,以识别复杂的攻击模式和异常行为;S4:针对识别出的威胁部署相应的特定安全策略;S5:用于调整传感器网络的监控策略和参数;S6:与外部安全系统进行数据交换和策略协同;S7:持续更新安全策略,以适应新型威胁和攻击模式。本发明,通过实时数据监控、自动化的安全策略更新以及与外部系统的协同工作,显著提高了对复杂网络威胁的识别和响应能力,同时构建了一个全面的多层次安全防护体系。

    一种处理器网络安全防御系统及方法

    公开(公告)号:CN117692251A

    公开(公告)日:2024-03-12

    申请号:CN202410100959.6

    申请日:2024-01-25

    Inventor: 王嘉诚 张少仲

    Abstract: 本发明涉及计算机网络安全技术领域,具体涉及一种处理器网络安全防御系统及方法,包括以下步骤:S1:收集和初步分析处理器的数据流;S2:对从S1中收集的数据进行初步过滤和分析,以识别潜在的安全威胁;S3:进一步分析从S2传入的数据,以识别复杂的攻击模式和异常行为;S4:针对识别出的威胁部署相应的特定安全策略;S5:用于调整传感器网络的监控策略和参数;S6:与外部安全系统进行数据交换和策略协同;S7:持续更新安全策略,以适应新型威胁和攻击模式。本发明,通过实时数据监控、自动化的安全策略更新以及与外部系统的协同工作,显著提高了对复杂网络威胁的识别和响应能力,同时构建了一个全面的多层次安全防护体系。

    一种基于云计算的CPU虚拟化调度方法及系统

    公开(公告)号:CN117573373A

    公开(公告)日:2024-02-20

    申请号:CN202410050274.5

    申请日:2024-01-15

    Inventor: 王嘉诚 张少仲

    Abstract: 本发明公开了一种基于云计算的CPU虚拟化调度方法及系统,涉及云计算技术领域,收集物理机上的各项运行数据,并在云计算环境中创建虚拟机,对物理机的硬件环境进行模拟,分析所获得的物理机运行数据,基于物理机运行数据确定应用程序需求等级,得到应用程序分析集,并为不同需求等级的应用程序设定优先级,基于应用程序分析集,结合设定的应用程序优先级,建立虚拟机资源分配评价指数,获取虚拟机资源分配标准。本发明通过设定优先级,并利用虚拟机资源分配评价指数,分析获取虚拟机资源分配标准,以此对应用程序进行CPU资源的调度和优化,从而保障CPU虚拟化调度的数据稳定性。

    一种减少非必要NFC识别次数的SOC芯片

    公开(公告)号:CN117114024B

    公开(公告)日:2024-01-16

    申请号:CN202311386515.5

    申请日:2023-10-25

    Inventor: 王嘉诚 张少仲

    Abstract: 本发明涉及SOC芯片技术领域,特别涉及一种减少非必要NFC识别次数的SOC芯片。本发明实施例提供一种减少非必要NFC识别次数的SOC芯片,包括:芯片主体,用于将接收到的射频信号转换为反馈信号以完成近场通信;筛选结构,设置在芯片主体用于接收信号和发射信号的一侧,筛选结构用于使部分穿过筛选结构的射频信号发生全反射;芯片主体和筛选结构之间设置屏蔽结构,屏蔽结构用于屏蔽信号强度低于预设值的射频信号;芯片主体和屏蔽结构之间设置信号增大器,信号增大器用于增强穿过屏蔽结构传输向芯片主体的信号。本发明实施例提供了一种减少非必要NFC识别次数的SOC芯片,能够减少非必要NFC识别次数。

    一种芯粒间通信动态带宽调整方法及系统

    公开(公告)号:CN117155792B

    公开(公告)日:2024-01-12

    申请号:CN202311414226.1

    申请日:2023-10-30

    Inventor: 王嘉诚 张少仲

    Abstract: 本发明公开了一种芯粒间通信动态带宽调整方法及系统,涉及芯粒带宽调整通信领域,包括步骤:S1:系统启动初始化通信模块;S2:实时采集芯粒的数据形成矩阵向量;S3:采用改进的强化学习PPO算法模型进行芯粒带宽的动态调整;S34:在经验回放缓冲区中随机抽取经验样本计算PPO算法损失函数;S35:使用梯度下降算法对神经网络模型中的参数 进行更新,以最小化PPO损失函数;S4:重复S2‑S35步骤直到满足停止条件或达到指定迭代次数。本申请将强化学习PPO算法模型与卷积神经网络结合应用在芯粒间通信的带宽自动调节上,进行芯粒间带宽、通信协议的动态调整;大大提升了自动化程度及准确度。

    一种3D芯片的布局优化方法

    公开(公告)号:CN117077612B

    公开(公告)日:2024-01-12

    申请号:CN202311330945.5

    申请日:2023-10-16

    Inventor: 王嘉诚 张少仲

    Abstract: 本发明公开了一种3D芯片的布局优化方法,属于集成电路技术领域,包括:对待测试的3D芯片内部建立空间模型;对3D芯片在最高工作负载的条件下进行测试;对3D芯片内部的空间温度进行监测,并对获取的3D空间内的温度数据进行滤波、分割和形态学操作;识别3D芯片内空间的热点并确定所述热点的属性信息;根据3D芯片内空间所有热点的属性信息确定需要是否需要进行3D芯片的布局优化,是则继续执行基于3D芯片内各器件的信号传输需求量对3D芯片内部建立流体模型;基于3D芯片内部的流体模型在t0时刻的温度分布对内部器件的布局进行优化。本发明有效地优化3D芯片的布局以提高芯片的热管理效果。

    一种基于SOC芯片的红外测试方法

    公开(公告)号:CN117146972B

    公开(公告)日:2023-12-29

    申请号:CN202311385262.X

    申请日:2023-10-25

    Inventor: 王嘉诚 张少仲

    Abstract: 本发明涉及SOC芯片技术领域,特别涉及一种基于SOC芯片的红外测试方法。该方法应用于SOC芯片,所述SOC芯片电连接有接收模块,SOC芯片包括数据处理模块和报警模块;接收模块包括多个接收单元,接收单元用于接收光信号的一端为接收端,不同接收单元的接收端设置有不同透过频率的滤光膜;方法包括:利用多个接收单元分别将接收到的光转换为电流,得到多个电流强度;利用数据处理模块根据接收模块转换得到的多个电流强度计算出对应波段的光强比例;利用报警模块监测接收模块的温度,当接收模块的温度超过预设温度时,报警模块报警。本发明实施例提供了一种基于SOC芯片的红外测试方法,能够对接收到的红外光分波段进行分析。

    一种Chiplet芯片的自适应时钟网格化校准方法

    公开(公告)号:CN117075684B

    公开(公告)日:2023-12-19

    申请号:CN202311331000.5

    申请日:2023-10-16

    Inventor: 王嘉诚 张少仲

    Abstract: 本发明公开了一种Chiplet芯片的自适应时钟网格化校准方法,属于集成电路技术领域,包括:在Chiplet芯片切换执行任务类型时,配置时钟校准全局模块、多个时钟校准子模块、时钟网格;在第一时钟校准周期内收集所有Chiplet的工作负载和时钟偏斜数据;预测各Chiplet的工作负载和时钟偏斜;调整芯片内时钟网格的位置和大小;在每个网格选择Chiplet部署时钟校准子模块;在第二时钟校准周期内,时钟校准子模块基于时钟校准全局模块的指示对网格内各Chiplet的时钟校准。本发明的方法能自适应动态的工作负载条件,提高多Chiplet芯片系统的性能和稳定性。

Patent Agency Ranking