無線通信デバイス
    71.
    发明专利

    公开(公告)号:JP6614401B1

    公开(公告)日:2019-12-04

    申请号:JP2019536322

    申请日:2019-03-22

    Abstract: 無線通信デバイスの一例であるRFIDタグ(101)は、通信信号を送受信するための無線通信デバイスである。RFIDタグ(101)は、基材(1)と、基材(1)に形成されたアンテナパターン(2A,2B)を含む導体パターンと、放電補助電極(19)と、を備える。放電補助電極(19)は、アンテナパターン(2A,2B)に平面視で重なる、又は近接する位置に配置され、導体パターン上の異なる2点の対向部分における絶縁破壊電圧を低下させる。この構成により、RFIDタグ(101)が食品などに付されて、食品加熱用の高周波電力を受ける状況でも、発火や燃焼が防止される。

    電子モジュール
    72.
    发明专利

    公开(公告)号:JPWO2019049592A1

    公开(公告)日:2019-11-07

    申请号:JP2018029759

    申请日:2018-08-08

    Abstract: 小型化および低コスト化が可能で、低周波ノイズおよび高周波ノイズの入出が抑制された、無線通信機能を備えた電子モジュールを提供する。 基板1と、基板1に実装された電子部品(DC-DCコンバータ6、RFIC7、キャパシタ8)と、電子部品を覆って基板1に形成された磁性体10と、磁性体10に形成された金属シールド11と、を備え、電子部品を使って電子回路が構成され、電子回路は信号回路を含み、金属シールド11が、基板1のグランド電極に接続されたグランド接続部11B、11C、11Dと、グランド接続部11B、11C、11Dと異なる位置において信号回路に接続された回路接続部11Aと、を有するものとする。

    インダクタモジュール
    74.
    发明专利

    公开(公告)号:JPWO2017179612A1

    公开(公告)日:2018-11-08

    申请号:JP2017014955

    申请日:2017-04-12

    Abstract: インダクタモジュール(1)は、熱可塑性樹脂からなる絶縁性のフレキシブル基板(100)と、フレキシブル基板(100)に内蔵されたIC素子(110)と、フレキシブル基板(100)に内蔵されたチップ状コンデンサ(120、130)と、磁性体を素体(200)とし、フレキシブル基板(100)の一方主面に搭載されたチップ状インダクタ(140)と、フレキシブル基板(100)の他方主面に形成された入出力端子(160)と、を備える。IC素子(110)はスイッチングIC素子、チップ状インダクタ(140)はチョークコイルであって、インダクタモジュール(1)は、DCDCコンバータモジュールを構成していてもよい。

    受動素子アレイおよびプリント配線板

    公开(公告)号:JPWO2017179590A1

    公开(公告)日:2018-10-04

    申请号:JP2017014871

    申请日:2017-04-11

    CPC classification number: H01F17/00 H01F27/00 H01F27/29 H05K1/14 H05K3/46

    Abstract: 受動素子アレイ(10)は、複数の基材層(12)を積層してなる素体(11)と、素体(11)内にて、基材層(12)の積層方向(Z)から見た場合にそれぞれ異なる位置に設けられた受動素子(L1、L2、L3)と、素体(11)の一方主面(11a)に設けられ、受動素子(L1、L2、L3)のそれぞれの一端に接続された入出力端子(P1、P3、P5)と、素体(11)の他方主面(11b)に設けられ、受動素子(L1、L2、L3)のそれぞれの他端に接続された入出力端子(P2、P4、P6)と、一方主面(11a)において、入出力端子(P1)と入出力端子(P5)との間に設けられたグランド端子(P G3 )と、他方主面(11b)において、入出力端子(P2)と入出力端子(P6)との間に設けられたグランド端子(P G4 )とを備える。

    LC複合電子部品、およびLC複合電子部品の実装構造

    公开(公告)号:JPWO2017065141A1

    公开(公告)日:2018-06-07

    申请号:JP2017545202

    申请日:2016-10-12

    CPC classification number: H01F17/00 H01F27/00 H01G4/40

    Abstract: LC複合電子部品(101)は、磁性体層を有するセラミック基板(CL)、セラミック基板(CL)の表面に薄膜プロセスによって形成される薄膜絶縁体層(TL)、セラミック基板(CL)に形成されるコイル状のインダクタ素子(LE)、薄膜絶縁体層(TL)に形成されるキャパシタ素子(CE)、薄膜絶縁体層(TL)の表面に形成される外部端子(P1,P2,P3)を備える。キャパシタ素子(CE)は、薄膜絶縁体層(TL)が有する第1キャパシタ電極(31)と、第2キャパシタ電極(32)と、少なくとも一部が第1キャパシタ電極(31)と第2キャパシタ電極(32)との間に配置される薄膜誘電体(11)とによって構成される。外部端子(P1,P2,P3)はインダクタ素子(LE)およびキャパシタ素子(CE)の少なくとも一方に接続される。

    積層型コイルアレイおよびモジュール

    公开(公告)号:JP2017199766A

    公开(公告)日:2017-11-02

    申请号:JP2016088559

    申请日:2016-04-26

    Abstract: 【課題】 積層素体の形状に歪が発生することが抑制された積層型コイルアレイを提供する。 【解決手段】 第1基材層3a〜3d、第2基材層4a〜4dが積層されてなる積層素体11と、積層素体11内に設けられた、第1コイル状インダクタL1と第2コイル状インダクタL2とを含み、第1コイル状インダクタL1は、第1基材層3a〜3dに設けられた第1コイルパターン5a〜5dと、第2基材層4a〜4dに設けられた第2コイルパターン6a〜6dとを含み、第2コイル状インダクタL2は、第1基材層4a〜4dに設けられた第3コイルパターン7a〜7dと、第2基材層4a〜4dに設けられた第4コイルパターン8a〜8dとを含み、第1コイルパターン5a〜5dと第2コイルパターン6a〜6dとを接続するビア電極9a、9c、9e、9g、9iの本数や接続位置が、第3コイルパターン7a〜7dと第4コイルパターン8a〜8dとを接続するビア電極9b、9d、9f、9h、9jの本数や接続位置と異なるようにした。 【選択図】 図2

Patent Agency Ranking