公开(公告)号：KR1020060035992A

公开(公告)日：2006-04-27

申请号：KR1020040085091

申请日：2004-10-23

Applicant: 삼성전자주식회사

Inventor： 김기준

IPC: G09G3/36

CPC classification number: G09G3/3688 ,  G09G2310/0291 ,  G09G2310/08

Abstract: 소스 라인 구동 신호의 출력 타이밍을 조절할 수 있는 액정 표시 장치의 소스 드라이버가 제공된다. 소스 드라이버는 다수의 출력 회로들을 포함하고, 각각의 출력 회로들은 출력 버퍼 및 스위치를 포함한다. 출력 버퍼는 아날로그 영상 신호를 증폭하고, 스위치는 제어 신호의 활성화에 응답하여, 출력 버퍼에 의해 증폭된 아날로그 영상 신호를 출력 타이밍이 조절된 소스 라인 구동 신호로서 출력한다. 소스 드라이버는 출력 회로의 스위치를 제어하는 제어 신호의 지연 시간을 조절할 수 있으므로 소스 라인 구동 신호의 출력 타이밍을 조절할 수 있다.

公开(公告)号：KR100438784B1

公开(公告)日：2004-07-05

申请号：KR1020020005420

申请日：2002-01-30

Applicant: 삼성전자주식회사

Inventor： 김기준

IPC: G09G3/36

CPC classification number: G09G3/3688 ,  G09G2310/0248 ,  G09G2330/023

Abstract: A source driver output circuit of a thin film transistor (TFT) liquid crystal display (LCD) includes first through n-th voltage generators, first through n-th switching portions, first through n-th sub switching portions, and a switching circuit. The voltage generators receive first through n-th corresponding input voltages and generate first through n-th sub input voltages. The switching portions generate the sub input voltages as first through n-th corresponding output voltages when activated, or cut off the sub input voltages when deactivated. The sub switching portions connect predetermined share lines to the output voltages when activated, or cut off the predetermined share lines when deactivated. The switching circuit maintains each of the share line voltages equally at an intermediate voltage level that is between the share line voltages. Therefore, the slew rate of a signal input to the panel from the source driver can be improved, and current consumption in the source driver can be reduced.

Abstract translation: 薄膜晶体管（TFT）液晶显示器（LCD）的源极驱动器输出电路包括第一至第n电压发生器，第一至第n开关部分，第一至第n子开关部分以及开关电路。 电压发生器接收第一至第n相应输入电压并产生第一至第n子输入电压。 切换部分在被激活时产生作为第一至第n相应输出电压的子输入电压，或者在停用时切断子输入电压。 当被激活时，副切换部分将预定的共享线连接到输出电压，或者在去激活时切断预定的共享线。 开关电路将每个共享线电压均等地维持在共享线电压之间的中间电压电平。 因此，可以改善从源极驱动器输入到面板的信号的转换速率，并且可以减少源极驱动器中的电流消耗。

公开(公告)号：KR1020020017365A

公开(公告)日：2002-03-07

申请号：KR1020000050647

申请日：2000-08-30

Applicant: 삼성전자주식회사

Inventor： 김기준 ,  윤종밀

IPC: H01L21/336

Abstract: PURPOSE: A method for fabricating a high resistance device in a semiconductor device having a salicide layer is provided to form a high resistance device in a semiconductor device having a salicide layer without an additional process. CONSTITUTION: A gate electrode and a conductive layer(24) are patterned on a substrate(20). A multitude of MOS transistor is formed on a region A1. A multitude of high resistance element is formed on a region A2. A gate oxide layer is inserted between the substrate(20) and the gate electrode. A size of the high resistance elements is smaller than a size of an active layer(22) forming a source/drain of the MOS transistor. A source/drain region and the active layer(22) are formed by using the gate electrode and the conductive layer(24) as an ion implantation mask. A source/drain region is formed on the region A1. An insulating material layer(26) is formed on the region A2. A metal layer is formed on a whole surface of the above structure. The metal layer is changed to a salicide layer(28a) by performing a rapid thermal silicidation process.

Abstract translation: 目的：提供一种在具有自对准硅化物层的半导体器件中制造高电阻器件的方法，以在没有附加工艺的情况下在具有硅化物层的半导体器件中形成高电阻器件。 构成：栅极电极和导电层（24）被图案化在衬底（20）上。 在区域A1上形成多个MOS晶体管。 在区域A2上形成多个高电阻元件。 栅极氧化层插入在基板（20）和栅电极之间。 高电阻元件的尺寸小于形成MOS晶体管的源极/漏极的有源层（22）的尺寸。 通过使用栅电极和导电层（24）作为离子注入掩模来形成源/漏区和有源层（22）。 在区域A1上形成源极/漏极区域。 在区域A2上形成绝缘材料层（26）。 在上述结构的整个表面上形成金属层。 通过进行快速热硅化处理将金属层改变为自对准硅化物层（28a）。

公开(公告)号：KR1020010068596A

公开(公告)日：2001-07-23

申请号：KR1020000000593

申请日：2000-01-07

Applicant: 삼성전자주식회사

Inventor： 송병철 ,  김기준 ,  임훈 ,  윤종밀

IPC: G11C7/12

CPC classification number: G11C7/12

Abstract: PURPOSE: A develop margin improving apparatus of bit line pairs in a semiconductor memory are provided to obtain the develop margin of the bit line pairs of the semiconductor memory in order to improve the device. CONSTITUTION: The develop margin improving apparatus includes a cell(100), a pre-charge circuit(200) and a read/write path(300). The cell includes a data latch which stores data and a pass member which delivers data on both terminals of the data latch. The pre-charge circuit includes a register(400) which is coupled with a source voltage and is coupled with a write operation control signal to perform pre-charge operation based on the write control signal and pre-charges the bit line pair with a predetermined voltage level which is lowered from the source voltage level by the drop voltage between the two terminals of the register. The read/write path is coupled with each bit lines of the bit line pair and separates the read and write data paths based on the control of the read operation control signal and the write operation control signal and shifts one bit line which stores high data on the data latch on the read data path from the pre-charged predetermined voltage level to the source voltage level during read operation.

Abstract translation: 目的：提供半导体存储器中的位线对的显影边缘改善装置，以获得半导体存储器的位线对的显影余量，以便改进该器件。 构成：显影余量改善装置包括单元（100），预充电电路（200）和读/写通路（300）。 小区包括存储数据的数据锁存器和在数据锁存器的两个端子上传送数据的通过构件。 预充电电路包括与源电压耦合的寄存器（400），并与写操作控制信号耦合，以基于写控制信号执行预充电操作，并以预定的方式对位线对进行预充电 电压电平从源极电压电平降低到寄存器的两个端子之间的下降电压。 读/写路径与位线对的每个位线耦合，并且基于读操作控制信号和写操作控制信号的控制分离读和写数据路径，并将存储高数据的一个位线移位 读取数据路径上的数据锁存从预充电的预定电压电平到读取操作期间的源电压电平。

公开(公告)号：KR1020000013330A

公开(公告)日：2000-03-06

申请号：KR1019980032140

申请日：1998-08-07

Applicant: 삼성전자주식회사

Inventor： 김기준

IPC: H01L21/28

Abstract: PURPOSE: A semiconductor device and metallization method of the same is provided to improve a contact property of an interface between a wiring layer and a contact plug, and reliability of the device by placing the interface in a contact hole. CONSTITUTION: The semiconductor device including a semiconductor substrate on which a lower conductive member is formed, an interlayer insulating layer formed on the overall substrate and having a contact plug exposing a part of the lower conductive member, and a wiring layer formed on the contact plug. The interface between the contact plug and the wiring layer is lay inside of the contact hole to reduce the electro-migration occurred in the wiring layer, and to reduce the formation of a void in the interface and hole in wiring layer.

Abstract translation: 目的：提供一种半导体器件及其金属化方法，以通过将接口放置在接触孔中来改善布线层和接触插塞之间的界面的接触特性以及器件的可靠性。 构成：包括形成有下导电构件的半导体衬底的半导体器件，形成在整个衬底上并具有暴露一部分下导电构件的接触插塞的层间绝缘层和形成在接触插塞上的布线层 。 接触插塞和布线层之间的界面位于接触孔的内部，以减少布线层中发生的电迁移，并减少布线层的界面和孔中的空隙的形成。

公开(公告)号：KR1019990031222A

公开(公告)日：1999-05-06

申请号：KR1019970051856

申请日：1997-10-09

Applicant: 삼성전자주식회사

Inventor： 김기준 ,  윤종밀

IPC: H01L21/28

Abstract: 반도체 장치의 콘택 형성방법이 개시되어 있다. 활성 영역 및 소자분리 영역이 구분되어진 반도체 기판의 상기 활성 영역 상부에 게이트 절연막, 게이트용 제1 도전층 및 절연막을 순차적으로 형성한다. 버팅 콘택이 형성될 부위의 절연막 및 제1 도전층을 식각하여 상기 활성 영역의 일부 및 제1 도전층의 측면을 노출시킨다. 상기 결과물의 상부에 제2 도전층을 형성하여 상기 제2 도전층에 의해 활성 영역과 제1 도전층의 측면을 연결시킨다. 상기 제2 도전층을 평탄화시키고 상기 절연막을 식각한다. 상기 제1 및 제2 도전층의 소정 부위를 식각하여 상기 제1 도전층으로 이루어진 게이트를 형성한다. 상기 활성 영역에 불순물을 이온주입하여 트랜지스터의 소오스/드레인 영역을 형성한다. 트랜지스터의 게이트를 패터닝하기 전에 버팅 콘택을 형성함으로써, 얼라인 마진 및 소자분리 마진 등을 확보하면서 용이하게 버팅 콘택을 형성할 수 있다.

公开(公告)号：KR1019990012707A

公开(公告)日：1999-02-25

申请号：KR1019970036187

申请日：1997-07-30

Applicant: 삼성전자주식회사

Inventor： 김기준 ,  윤종밀 ,  김성봉

IPC: H01L21/28

Abstract: SRAM 셀의 버팅 콘택홀 제조 방법에 관해 개시한다. 본 발명에 따르면 먼저 버팅 콘택홀이 형성될 영역에 존재하는 게이트 전극의 스페이서를 완전히 제거한 후 불순물 영역을 완성한다. 이어서 불순물 영역이 형성된 결과물 전면에 층간 절연막을 형성한다음 게이트 스페이서가 완전히 제거된 게이트 전극과 이와 연결될 불순물 영역을 노출시키는 콘택홀을 완성한다. 따라서 접촉 저항을 낮춤과 동시에 접합 누설의 발생도 방지할 수 있게 된다.

公开(公告)号：KR1019890002811B1

公开(公告)日：1989-07-31

申请号：KR1019860009285

申请日：1986-11-04

Applicant: 삼성전자주식회사

Inventor： 김번중 ,  김기준 ,  남춘우

IPC: H01L23/00

CPC classification number: H05B33/0809 ,  H01L24/45 ,  H01L25/167 ,  H01L33/483 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2924/01322 ,  H01L2924/10253 ,  H01L2924/12036 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01S5/02208 ,  H01S5/02476 ,  H01S5/06825 ,  H05B33/0821 ,  H05B33/089 ,  Y02B20/341 ,  H01L2924/00 ,  H01L2924/00014

Abstract: The package includes an LED element and an overcurrent protection circuit placed on the same base chip (25) with a heat sink (7). The overcurrent protection circuit comprising a resistor (32) is formed on the base chip (25) with connectors (27,28) connected to stems (20,21). Then the LED element is placed on the region (50). The back plate (7) of the base chip is coated with metal and attached to the heat sink (17), then the heat generated in the chip is radiated easily.

Abstract translation: 该封装包括放置在具有散热器（7）的相同基片（25）上的LED元件和过电流保护电路。 包括电阻器（32）的过电流保护电路形成在基片（25）上，连接器（27,28）连接到杆（20,21）。 然后将LED元件放置在区域（50）上。 基片的背板（7）用金属涂覆并附着在散热片（17）上，从而容易散发芯片产生的热量。

公开(公告)号：KR102113802B1

公开(公告)日：2020-05-21

申请号：KR1020130027082

申请日：2013-03-14

Applicant: 삼성전자주식회사

Inventor： 서범석 ,  김기준 ,  이길호

IPC: H01L21/027 ,  H01L21/28

公开(公告)号：KR1020130103125A

公开(公告)日：2013-09-23

申请号：KR1020120024503

申请日：2012-03-09

Applicant: 삼성전자주식회사

Inventor： 김기준 ,  권형준

IPC: G11C11/15 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/82 ,  G11C11/161 ,  H01L27/228 ,  H01L43/08 ,  H01L43/10 ,  G11C13/0004 ,  H01L43/12

Abstract: PURPOSE: A magnetic device reduces the thickness of the magnetic device by using a remaining part as an electrode after being used for an etching mask among a conductive mask pattern. CONSTITUTION: A magnetic structure includes a magnetic layer pattern. A conductive pattern (538) includes a metallic glass alloy and covers a part of the magnetic structure. The metallic glass alloy includes a first element selected from a 1B group, a 2A group, a 3A group, a 4A group or an 8B group. The first element includes a main component element contained in amount of 40-80 atom%.

Abstract translation: 目的：通过在导电性掩模图案中用作蚀刻掩模之后，通过使用剩余部分作为电极，磁性器件减小了磁性器件的厚度。 构成：磁性结构包括磁性层图案。 导电图案（538）包括金属玻璃合金并覆盖磁结构的一部分。 金属玻璃合金包括选自1B组，2A组，3A组，4A组或8B组的第一元件。 第一元素包括含量为40-80原子％的主成分元素。