-
公开(公告)号：KR1019960026763A
公开(公告)日：1996-07-22
申请号：KR1019940034160
申请日：1994-12-14
IPC: H01L27/082
Abstract: 본 발명은 컴퓨터나 광통신 등의 고속 정보처리 시스템에 유용한 고집적형 자기정렬 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다.
본 발명에서는 소자격리를 위한 트렌치 격리공정을 개선하여 소자의 집적도를 향상시키고, 활성영역외의 컬렉터 영역을 모두 저심도랑과 유사한 깊이를 갖도록 열산화함으로써 도랑의 수를 감소시켜 공정을 단순화한다.
또한, 배선전극과 기판과의 기생용량과 관계있는 절연막의 두께를 저심도랑의 두께만큼 임의로 조절하여 금속배선의 기생용량을 줄인다. 가급적 SEG 공정을 배제하여 공정을 단순화시킴과 아울러 에미터, 베이스 및 컬렉터를 모두 자기정렬시킨다.-
公开(公告)号：KR1019960026425A
公开(公告)日：1996-07-22
申请号：KR1019940035491
申请日：1994-12-21
IPC: H01L21/331
Abstract: 본 발명에서는, 쌍극자 트랜지스터의 컬렉터 접합층에 금속성 박막의 컬렉터 메몰층을 증착시킨 후 소자격리영역을 식각하여 외부컬렉터 저항을 최소화하고, 절연막과 다결정막을 증착하여 기판에 직접 접합시키고 반대편의 기판을 기계화 연마로 평탄화시킨다.
이로써, 컬렉터 접합층의 전류와 같은 방향의 측면저항이 금속성 컬렉터 메몰층에 의해 거의 없어지므로 고속 및 고주파특성 등의 트랜지스터 성능향상을 얻을 수 있다.-
公开(公告)号：KR1019960019595A
公开(公告)日：1996-06-17
申请号：KR1019940032108
申请日：1994-11-30
IPC: H01L21/328
Abstract: 본 발명은 베이스 저항을 줄이고 컬렉터-베이스 간의 접합용량을 감소시켜 소자의 성능을 향상시킬 수 있는 쌍극자 트랜지스터의 제조방법을 제공하는데 목적이 있는 것으로, 산화막을 이용한 소자격리 공정과, 켈렉터 영역에 산화막을 성장시키는 공정과, 베이스 박막/얇은 산화막/티타늄 박막/산화막을 순차적으로 적층하는 공정과, 감광막을 마스크로서 사용하여 고농도의 붕소를 이온주입하고 식각 속도 차이를 이용하여 에미터 영역의 산화막을 식각하고 노출된 티타늄 박막을 선택적으로 식각하고 열처리하여 티타늄 실리사이드를 형성하는 공정과, 베이스 전극인 티타늄 실리사이드 박막의 측면에 측면 산화막을 형성하여 베이스와 에미터를 결리시키는 공정과, 에미터 전극용 실리콘 박막의 형성 및 열처리에 의해 에미터를 형성하는 공정 및, 접점과 금속배선 형성 공정을 포함한다.
-
-
-
Search Results
74
records
(took 0.016 seconds)
