Abstract:
본 발명은 무선 팬 환경에서의 커블렛 인증 방법에 관한 것으로, 특히 PIN 번호와 사용자 ID를 설정하는 제 10 단계(S10); 사용자 ID와 비밀번호를 바탕으로 동일한 PSK를 생성하는 제 20 단계(S20); 그룹 관리 키와 그룹 데이터 키를 생성하는 제 30 단계(S30); 암호화된 보안 메시지를 전송하는 제 40 단계(S40); 보안 메시지를 PSK로 복호화하여 각 DEV(100)를 인증한 후, 그룹 데이터 키와 그룹 관리 키를 PSK로 암호화하여 전송하는 제 50 단계(S50); 암호화된 메시지를 PSK로 복호화하여 PNC(200)를 인증하는 제 60 단계(S60); 및 모든 메시지가 그룹 데이터 키와 그룹 관리 키로 암호화되어 전송되는 제 70 단계(S70)로 이루어진 것을 특징으로 하며, 이러한 본 발명은 보다 단순한 절차로 경량화된 새로운 커블렛 인증 및 키 분배 절차를 적용하여 보안 연계를 확보할 수 있도록 해주는 효과가 있다. 무선 팬 환경, PNC, DEV, 커블렛 인증,
Abstract:
본 발명은 무선 팬 매체 접근 제어 프레임 송신 장치 및 방법에 관한 것으로, 특히 상위 계층 프로토콜 및 응용 계층부(1)로부터의 데이터를 매체 접근 제어 전송 프레임으로 생성한 후 전송 프레임의 종류를 분류하여 큐 별로 관리하는 송신 프레임 관리부(100)와; 고속으로 프레임을 송신하기 위한 송신 메모리 제어부(400)와; 프레임의 전송 시기를 판단하여 전송을 책임지는 송신 프레임 전송부(700)로 구성된 것을 특징으로 하며, 이러한 본 발명은 비디오 오디오 스트림 지원을 위한 무선 팬 장치에서 사용자의 우선 순위 정보 및 트래픽 특성에 따라 무선 매체 접근 제어 프레임을 관리할 수 있는 큐 구조를 설계해 줌으로써, IEEE 802.15.3 표준 규격을 효율적으로 지원할 수 있도록 해준다는 뛰어난 효과가 있다. IEEE 802.15.3 표준 규격, 무선 팬 매체 접근 제어, 비콘, 큐 테이블,
Abstract:
본 발명은 무선 랜(LAN) 보안 시스템에서의 무선 장치의 암호 키 생성 시스템 및 그 방법에 관한 것이다. 본 발명에서는, IEEE 802.11 MAC 규격에 의해 선택적으로 적용될 수 있는 기존의 개방형 인증 알고리즘을 지원하며, IEEE 802.11 TG i에서 추가적으로 정의하는 방안에 의해 운용되는 인증 및 보안 키 생성 기능을 모두 준수한다. 이를 통하여, RSNA 인증 구조가 적용된 AP 장치 및 무선 단말기를 통해 보다 향상된 키 관리 및 인증 방안을 적용할 수 있는 유연한 구조와 다양하면서도 보안이 강화된 키를 제공함으로써, 향상된 보안 인증을 지원한다.
Abstract:
본 발명은 IEEE 802.11에서 정의하는 무선 랜(Local Area Network)을 구성하는 액세스 포인트(Access Point) 및 무선 단말기가 지원하는 매체 접근 제어(Medium Access Control)에 관한 것으로서, 특히 IEEE(Institute of Electrical and Electronics Engineers) 802.11에서 정의하는 무선 LAN 시스템의 MAC 규격을 준수하고, IEEE 802.11 TG(Task Group) i에서 정의하는 무선 LAN 시스템의 보안(Security)을 보장하기 위한 기능을 지원하며, 보안 구조의 추가 요구 기능의 수용에 유연한 무선 랜(LAN) 시스템의 데이터 보안 및 운용 장치와 그 방법에 관한 것이다. 본 발명에서는 무선 랜(LAN) 시스템이 갖는 기존의 보안 알고리즘을 지원함과 동시에, 보안을 위한 키 관리 기법 및 인증 기능, 암호화 기능을 각각 분리함으로써, 보다 향상된 보안 비중을 지원하기 위해 정의된 RSNA(Robuest Security Network Association) 보안 구조를 포함한다. 이를 통하여, 본 발명이 적용된 무선랜 장치의 AP 장비 및 무선 단말기를 통해 다양한 보안 알고리즘을 적용할 수 있는 유연한 구조와 무선 데이터에 대한 보다 강력한 보안 기능을 지원한다.
Abstract:
본 발명은 무선 랜 시스템의 송수신 장치 및 방법에 관한 것이다. 본 발명은 무선 랜 시스템의 기본 서비스 영역이 제공하는 서비스 품질 특성에 따른 트래픽 명세(Traffic Specification)와 트래픽 구분 기준을 설정하고, 설정된 정보를 단말로 전송하는 트래픽 명세 엔터티와, 상기 트래픽 명세와 트래픽 구분 기준에 따르는 단말로부터 전송되는 트래픽 셋업 또는 트래픽 해제 메시지에 따라 해당 단말의 트래픽 셋업정보를 관리하는 수락제어 관리기와, 상기 수락 제어 관리기의 트래픽 셋업정보에 따른 트래픽 명세 스케쥴링을 수행하는 트래픽 명세 스케쥴러 및 상기 트래픽 명세 스케쥴러의 스케쥴링 정보와, 수락 제어 관리기의 트래픽 셋업 정보에 따라, 상기 기본 서비스 영역의 상위 프로토콜로부터 전송되는 트래픽을 상기 단말로 전송하고, 상기 단말로부터 수신되는 트래픽을 상기 상위 프로토콜로 전송하도록 제� �하는 트래픽 명세 관리기를 포함하여 구성된다. 본 발명에 의하면, IEEE802.11e를 적용하는 무선 랜 시스템에서의 HC와 단말기에서의 QoS 서비스를 요구하는 트래픽 구분에 대한 동일한 기준을 제공하도록 하여 무선 랜 시스템에서의 종단 단말간의 형평성 있는 QoS를 제공할 수 있다.
Abstract:
PURPOSE: A transmission controller of an MAC(Media Access Control) processing device and a method thereof are provided to dynamically store transmission frames in a shared frame buffer, and to classify the frames to queue the frames in multiple queues, thereby supplying a transmission service. CONSTITUTION: A transmission frame classifier(401) classifies received transmission frames, and requests the frames to be controlled. A transmission queue controller(402) requests the frames to be stored, and stores/manages a transmission queue table(400) and the first frame identifier. The transmission queue table(400) stores the frames to divide the frames, and stores the divided frame information. A buffer controller(403) stores the frames in a shared transmission frame buffer(409), generates CF poll frames to store the frames in a CF poll frame buffer(408), and transmits the transmission frames and the CF poll frames. The shared transmission frame buffer(409) stores the transmission frames in list type, and transmits the frames to a wireless physical layer. The CF poll frame buffer(408) stores the CF poll frames, and transmits the frames to the wireless physical layer.
Abstract:
PURPOSE: An apparatus for transmitting media access control frames of a wireless LAN terminal and a method therefor are provided to efficiently support an IEEE 802.11 standard by designing queue structures managing wireless media access control frames based on various information. CONSTITUTION: A transmission frame generator(321) generates media access control transmission frames from an upper logic link control layer(310). A transmission frame sorter(322) sorts kinds of the transmission frames to transmit the sorted transmission frames to the corresponding queue. A transmission queue controller(323) controls tables of the corresponding queue and the transmission frames. A transmission buffer controller(324) controls the transmission frames. A TX queue table(331) is formed of information related to frames transmitted during a competitive period under an infrastructure network structure and frames transmitted to wireless terminals not operating in a power-saving mode under an IBSS(Independent Basic Service Set) network structure. A CF queue table(332) is formed of information related to frames transmitted during a non-competitive period under the infrastructure network structure. A PS queue table(333) is formed of information related to frames transmitted to wireless terminals operating in the power-saving mode under the IBSS network structure. A BM queue table(334) is formed of information related to multicast and broadcast frames under the IBSS network structure. A common frame buffer(335) stores TX queue, CF queue, and PS queue frames. A BM frame buffer(336) stores BM queue frames. An ATIM frame buffer(337) stores ATIM frames.
Abstract:
본 발명의 목적은 수신되는 데이터를 16 비트 병렬로 처리함으로써 회로의 동작속도를 전송속도의 1/16로 감소시켜 구성할 수 있어 일반적인 반도체 소자로도 병렬 체크섬 디코더 장치를 구현할 수 있도록 하는 병렬 순환 잉여 검사에 의한 데이터 스트림의 오류 검출 및 수정을 위한 장치를 제공함에 있다. 이와같은 본 발명의 목적을 달성하기 위한 수단은 병렬 순환 잉여 검사에 의한 데이터 스트림의 오류 검출 및 수정장치는 하위 계층으로부터 입력선를 거쳐 16 비트 병렬 데이터를 수신하여 20바이트까지 저장하는 제 1 저장회로와, 하위 계층으로부터 입력선를 거쳐 16 비트 병렬로 데이터를 논리 연산하는 신드롬 발생기와, 상기 신드롬 발생기로부터의 출력 데이터를 16 비트 병렬로 수신하여 20 바이트까지 저장하는 제 2 저장회로와, 상기 제 2 저장회로의 출력 데이터을 16 비트씩 수신하여 순차적으로 오류를 검증하는 오류 패턴 발생기와, 신드롬 주기 동안에 가정된 헤더에 대해 구해진 신드롬이 "0"이면 오류가 없음을 오류 없음 신호 출력선를 거쳐 알리는 오류없음 신호 발생기와, 상기 오류 패턴 발생기의 출력 데이터와 상기 저장회로의 출력 데이� ��를 논리 연산하여 수정된 데이터를 출력선를 거쳐 출력하는 조합회로와, 상기 오류 패턴 발생기의 출력 데이터에 의해 비트 오류신호를 발생하여 단일 비트 오류 신호 출력선를 거쳐 출력하는 단일비트 오류 신호 발생기를 포함하여 구성된다.
Abstract:
The input side combinational circuit(3) receives the data from the upper class in an array of 16 bit through the input line(IN0-IN15) and to arrange the 16 bit for data in parallel, it is formed with number of exclusive OR; XOR operation gate. The storage circuit(4) is formed with 16 resistors for storing the computed value and the output side combination circuit(5) is formed with number of XOR gate for the 16 bit parallel processing by receiving the storage circuit(4) output(Y0-Y15). The selector circuit(6) outputs the input data(IN0-IN15) for the first 15 bit clock and it is formed with the 2 input multiplexers which outputs the CHECK value computed for the 1 bit clock.