-
公开(公告)号：KR100667155B1
公开(公告)日：2007-01-12
申请号：KR1020040100580
申请日：2004-12-02
Applicant: 한국전자통신연구원
IPC: H04L12/427 , H04B10/2581 , H04B10/275
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 파장분할다중 링 네트워크에서의 분산형 채널 액세스 제어 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 튜너블 WADM 장치로 채널을 액세스하는 WDM 네트워크에서 분산형 제어 방식을 사용하고 튜너블 송/수신기에 비해 저렴한 분기결합다중화장치를 사용함으로써, 빠른 채널 액세스와 노드간 공평성 보장 및 채널 이용률 증가를 제공할 수 있고 경제적으로 효과적인 WDM 링 네트워크를 구축할 수 있는 파장분할다중 링 네트워크에서의 분산형 채널 액세스 제어 방법을 제공함에 그 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은, 파장분할다중 링 네트워크에서의 노드간 채널 액세스 제어 방법에 있어서, 각 노드가 수신한 제어 패킷의 정보를 기반으로 전송 상태표를 생성하는 단계; 전송할 데이터 패킷을 결정하는 전송 패킷 결정 단계; 및 데이터 패킷을 전송하기 위하여 사용할 채널을 선택하는 액세스 채널 선택 단계를 포함하되, 상기 노드는 채널 액세스를 위하여 파장 고정형 ADM 및 튜너블 WADM 소자를 포함함.
4. 발명의 중요한 용도
본 발명은 튜너블 WADM 시스템 등에 이용됨.
튜너블(tunable) WADM, WDM 링 네트워크, 채널 액세스 제어 기법-
公开(公告)号：KR100605610B1
公开(公告)日：2006-07-31
申请号：KR1020040103559
申请日：2004-12-09
Applicant: 한국전자통신연구원
CPC classification number: H04L25/03012 , H04L25/061
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는 데이터 수신 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 대역 제한된 전송 선로를 통과하여 입력되는 데이터 신호에 존재하는 심볼간 간섭(ISI : Inter-Symbol Interference) 정도에 따라 입력 데이터의 논리값을 결정하기 위한 기준 레벨을 조정하여 데이터를 판별하도록 함으로써, 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하여 오류 없이 데이터를 수신하기 위한 데이터 수신 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 데이터 수신 장치에 있어서, 입력되는 데이터 신호의 레벨을 감시하거나 외부의 제어 명령에 따라 다수의 기준 레벨을 발생시키기 위한 기준 레벨 발생 수단; 입력 데이터와 상기 기준 레벨 발생 수단으로부터 전달받은 다수의 기준 레벨을 각각 비교하여 다수의 입력 데이터의 논리값을 결정하기 위한 비교 수단; 선택 제어 신호에 따라 상기 비교 수단으로부터의 다수의 입력 데이터의 논리값들 중 하나를 유효 논리값으로 선택하기 위한 선택 수단; 및 상기 선택 수단으로부터의 유효 논리값을 감시하여 그에 따른 선택 제어 신호를 상기 선택 수단으로 전송하여 유효 논리값 선택 과정을 제어하기 위한 선택 제어 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 데이터 수신 장치 등에 이용됨.
데이터 수신, 기준 레벨 조정, 논리값 결정, 선택 제어, 패턴 검사, 심볼간 간섭에 의한 타이밍 마진의 감소 보상-
公开(公告)号：KR100605609B1
公开(公告)日：2006-07-31
申请号：KR1020040103789
申请日：2004-12-09
Applicant: 한국전자통신연구원
IPC: H04L12/781
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 기가비트 이더넷 스위칭 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 기가비트 이더넷 스위칭 장치의 기본적인 프레임 규격은 유지시키면서 물리계층의 전송 속도와 패킷 처리 성능을 향상시키고, 1 기가비트 속도의 이더넷 프레임과 10 기가비트 속도의 이더넷 프레임에 대한 계층2(L2) 스위칭 기능 및 계층3(L3) 라우팅 기능을 제공할 수 있는 기가비트 이더넷 스위칭 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 소정개수의 10 기가비트 이더넷 인터페이스에서 출력되는 신호를 수신하기 위한 10 기가비트 이더넷 정합수단; 소정개수의 1기가비트 이더넷 인터페이스에서 출력되는 신호를 수신하기 위한 1 기가비트 이더넷 정합수단; 상기 10 기가비트 이더넷 정합수단과의 사이에서 10 기가비트 이더넷 표준 인터페이싱과 상기 1 기가비트 이더넷 정합수단과의 사이에서 1 기가비트 이더넷 표준 인터페이싱을 제공하기 위한 패킷 처리/포워딩 수단; 및 상기 패킷 처리/포워딩 수단을 제어하기 위한 시스템 제어/관리 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 통신 시스템 등에 이용됨.
기가비트, 이더넷, 스위치, 서버, 허브, 라우터, 포트-
公开(公告)号：KR1020060068496A
公开(公告)日：2006-06-21
申请号：KR1020040107203
申请日：2004-12-16
Applicant: 한국전자통신연구원
IPC: H04L12/28
CPC classification number: H04L41/12 , H04L41/0213 , H04L45/02 , H04L45/48
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은, 이더넷 망에서의 토폴로지 발견 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 메시 구조의 이더넷 망에서 표준 MIB인 인터페이스 MIB과 브리지 MIB 정보를 활용하여 브리지 망 및 호스트 망에 대한 물리적 토폴로지를 발견함으로써, 별도의 제어 프로토콜을 개발하여 사용하지 않고서도 그물망(Mesh) 구조의 이더넷 망에 대한 물리적 토폴로지를 효과적으로 발견하기 위한, 이더넷 망에서의 토폴로지 발견 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결 방법의 요지
본 발명은, 이더넷 망에서의 토폴로지 발견 방법에 있어서, 외부로부터의 이더넷 망에 대한 물리적 토폴로지 발견 시작 요청 신호에 따라 인터페이스 관리 정보 베이스(MIB : Management Information Base)와 브리지 관리 정보 베이스를 획득하는 관리 정보 획득 단계; 상기 획득한 인터페이스 관리 정보 베이스와 브리지 관리 정보 베이스를 이용하여 물리적 토폴로지를 발견하기 위한 관련 정보를 스키마로 정의하여 저장하는 관리 정보 저장 단계; 상기 스키마를 이용하여 브리지 망과 호스트 망의 경계를 구분 짓는 에지 브리지들을 발견하는 에지 브리지 발견 단계; 상기 스키마를 이용하여 브리지 망에 대한 물리 토폴로지를 발견하는 브리지 망 발견 단계; 상기 브리지 망에 포함된 에지 브리지에 대하여 주소 학습 테이블을 사용 하여 호스트 망에 대한 연결 관계를 발견하는 호스트 망 발견 단계; 및 상기 발견한 브리지 망 및 호스트 망의 연결 관계를 그래프로 표현하는 출력 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 망 관리 장치 등에 이용됨.
이더넷, 망 관리 장치, 물리적 토폴로지, 그물망(mesh), 스패닝 트리 프로토콜(STP)-
公开(公告)号：KR1020060065063A
公开(公告)日：2006-06-14
申请号：KR1020040103789
申请日：2004-12-09
Applicant: 한국전자통신연구원
IPC: H04L12/781
CPC classification number: H04L49/352 , H04L49/557
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 기가비트 이더넷 스위칭 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 기가비트 이더넷 스위칭 장치의 기본적인 프레임 규격은 유지시키면서 물리계층의 전송 속도와 패킷 처리 성능을 향상시키고, 1 기가비트 속도의 이더넷 프레임과 10 기가비트 속도의 이더넷 프레임에 대한 계층2(L2) 스위칭 기능 및 계층3(L3) 라우팅 기능을 제공할 수 있는 기가비트 이더넷 스위칭 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 소정개수의 10 기가비트 이더넷 인터페이스에서 출력되는 신호를 수신하기 위한 10 기가비트 이더넷 정합수단; 소정개수의 1기가비트 이더넷 인터페이스에서 출력되는 신호를 수신하기 위한 1 기가비트 이더넷 정합수단; 상기 10 기가비트 이더넷 정합수단과의 사이에서 10 기가비트 이더넷 표준 인터페이싱과 상기 1 기가비트 이더넷 정합수단과의 사이에서 1 기가비트 이더넷 표준 인터페이싱을 제공하기 위한 패킷 처리/포워딩 수단; 및 상기 패킷 처리/포워딩 수단을 제어하기 위한 시스템 제어/관리 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 통신 시스템 등에 이용됨
기가비트, 이더넷, 스위치, 서버, 허브, 라우터, 포트-
Patent Agency Ranking
公开(公告)号：KR1020060044094A
公开(公告)日：2006-05-16
申请号：KR1020040091893
申请日：2004-11-11
Applicant: 한국전자통신연구원
CPC classification number: H04L69/321 , H04L49/3054 , H04L49/351
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 이더넷 라인 인터페이스 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 물리층 인터페이스부, 네트워크 프로세서, 트래픽 관리부, 스위치 인터페이스부, 및 라인 프로세서를 이용하여 고 선속(Wire-speed) 및 전 계층(제2계층 내지 제7계층) 패킷에 대한 풀 처리율(Full-throughput)을 제공함으로써, 다양한 애플케이션(예 : 엔터프라이즈 백본 스위치, 스토리지 스위치, 메트로 서비스 프로비져닝 플랫폼, 코어 및 에지 라우터 또는 로드 밸런싱, 파이어 월 등)에 이용될 수 있는 이더넷 라인 인터페이스 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 외부 망으로부터 이더넷 광 신호를 수신하여 전기신호로 변환 후 물리층 수신 기능을 수행하여 네트워크 프로세서로 전달하거나, 상기 네트워크 프로세서로부터의 신호군을 수신하여 물리층 인터페이스 송신 기능을 수행하고 전기신호를 광신호로 변환하여 상기 외부 망으로 전달하기 위한 물리층 인터페이스부; 상기 물리층 인터페이스부로부터의 신호군에 대해 제2계층 내지 제7계층 패킷의 처리 및 통계 정보의 수집을 위한 기능을 수행한 후 트래픽 관리부로 전달하거나 상기 트래픽 관리부로부터의 신호군을 이더넷 프레임으로 변환하여 상기 물리층 인터페이스부로 전달하고, 라인 프로세서로부터의 호스트 메시지를 상기 트래픽 관리부 로 전달하거나 상기 트래픽 관리부로부터의 응답 메시지를 상기 라인 프로세서로 전달하기 위한 상기 네트워크 프로세서; 상기 네트워크 프로세서로부터의 신호군에 대해 상기 네트워크 프로세서의 QoS 기능을 확장하기 위한 기능을 수행한 후 스위치 인터페이스부로 전달하거나, 상기 스위치 인터페이스부로부터의 신호군에 대해 흐름 제어를 수행한 후 상기 네트워크 프로세서로 전달하고, 상기 네트워크 프로세서를 통해 수신한 상기 라인 프로세서의 호스트 메시지에 대한 응답 메시지를 상기 네트워크 프로세서로 전달하기 위한 상기 트래픽 관리부; 상기 트래픽 관리부로부터의 신호군에 대하여 상기 라인 프로세서와 함께 외부 스위치 패브릭 보드의 스위치 코어 액세스를 위한 기능을 수행하여 상기 스위치 패브릭 보드로 전달하거나, 상기 스위치 패브릭 보드로부터의 신호군에 대하여 상기 라인 프로세서와 함께 상기 스위치 패브릭 보드의 스위치 코어 액세스를 위한 기능을 수행하여 상기 트래픽 관리부로 전달하기 위한 상기 스위치 인터페이스부; 및 외부의 메인 프로세서 보드로부터의 제어 정보를 변환하여 상기 각 구성요소 및 각종 소자를 초기화하고 구동하거나, 상기 각 구성요소로부터 수집한 장치 상태 및 통계 정보를 상기 메인 프로세서 보드로 전달하고, 제2계층 내지 제7계층 패킷 처리를 위한 기능을 수행하기 위한 상기 라인 프로세서를 포함한다.
4. 발명의 중요한 용도
본 발명은 엔터프라이즈 백본 스위치, 스토리지 스위치, 메트로 서비스 프로비져닝 플랫폼, 코어 및 에지 라우터 또는 로드 밸런싱, 파이어 월 등과 같은 다양한 애플케이션에 이용에 이용됨.
10기가비트 이더넷, 물리층 인터페이스부, 네트워크 프로세서, 트래픽 관리부, 스위치 인터페이스부, 라인 프로세서, 10Gbps 선속, 전 계층 패킷의 처리율-
公开(公告)号：KR1020060030842A
公开(公告)日：2006-04-11
申请号：KR1020040100580
申请日：2004-12-02
Applicant: 한국전자통신연구원
IPC: H04L12/427 , H04B10/2581 , H04B10/275
CPC classification number: H04L12/43 , H04B10/2581 , H04B10/275 , H04J14/021 , H04J14/0256 , H04J14/0283
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 파장분할다중 링 네트워크에서의 분산형 채널 액세스 제어 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 튜너블 WADM 장치로 채널을 액세스하는 WDM 네트워크에서 분산형 제어 방식을 사용하고 튜너블 송/수신기에 비해 저렴한 분기결합다중화장치를 사용함으로써, 빠른 채널 액세스와 노드간 공평성 보장 및 채널 이용률 증가를 제공할 수 있고 경제적으로 효과적인 WDM 링 네트워크를 구축할 수 있는 파장분할다중 링 네트워크에서의 분산형 채널 액세스 제어 방법을 제공함에 그 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은, 파장분할다중 링 네트워크에서의 노드간 채널 액세스 제어 방법에 있어서, 각 노드가 수신한 제어 패킷의 정보를 기반으로 전송 상태표를 생성하는 단계; 전송할 데이터 패킷을 결정하는 전송 패킷 결정 단계; 및 데이터 패킷을 전송하기 위하여 사용할 채널을 선택하는 액세스 채널 선택 단계를 포함하되, 상기 노드는 채널 액세스를 위하여 파장 고정형 ADM 및 튜너블 WADM 소자를 포함함.
4. 발명의 중요한 용도
본 발명은 튜너블 WADM 시스템 등에 이용됨.
튜너블(tunable) WADM, WDM 링 네트워크, 채널 액세스 제어 기법-
公开(公告)号：KR100489807B1
公开(公告)日：2005-05-17
申请号：KR1020020077925
申请日：2002-12-09
Applicant: 한국전자통신연구원
IPC: H04Q1/30
Abstract: 본 발명은 기가비트 이더넷 라인 인터페이스 보드에 관한 것으로, 스위치 및 라우터 시스템에서의 기가비트 이더넷 라인 인터페이스 보드로서, 외부 망으로부터 광섬유(850nm/1550nm Optical Fiber)를 통해 기가비트 이더넷 포트로 수신한 1.25Gbps 광신호를 1비트 스트림 전기신호로 변환하고, 상기 변환된 1비트 스트림 전기신호로부터 클럭 복원과 10비트 코드 정렬을 수행하여 125Mbps 10 비트 심볼 스트림으로 역다중화한 후, 상기 복원한 두개의 62.5MHz 클럭과 125Mbps 10 비트 심볼 스트림으로 구성되는 신호를 출력하며, 역으로 보드 내에서 입력되는 125MHz 클럭과 125Mbps 10 비트 심볼 스트림으로 구성되는 신호를 수신하여 1.25Gbps 1비트 스트림 전기신호로 다중화하고 1.25Gbps 광신호로 변환한 후, 기가비트 이더넷 포트로 전달하여 상기 광섬유를 통해 외부 망으로 송신� ��는 물리층 인터페이스부; 상기 물리층 인터페이스부로부터 두개의 62.5MHz 복원 클럭과 125Mbps 10 비트 심볼 스트림으로 구성되는 신호를 수신하고, 상기 수신한 125Mbps 10비트 심볼스트림을 10B/8B 디코딩하여 기가비트 이더넷 프레임을 추출한 후, 상기 추출된 패킷에 대해 레이어 2/3/4 스위칭 및 라우팅을 하기 위한 분석, 조사, 수정, 큐잉을 포함하는 패킷 분류와 룩업, 폴리싱, 플로우별 큐잉, 쉐이핑을 포함하는 트래픽 관리 기능을 수행하고, 4Gbps 스위치 인터페이스(Data-Aligned Synchronous Link)용 신호로 재구성하여 시스템 내 스위치 패브릭 보드로 출력하며, 역으로 상기 스위치 패브릭 보드로부터 4Gbps 스위치 인터페이스 신호를 수신하여 기가비트 이더넷 프레임으로 인캡슐레이션(encapsulation)하고 8B/10B 인코딩하여 125Mbps 10비트 심볼스트림과 125MHz 클럭을 상기 물리층 인터페이스부로 � ��력하고, 보드 내에서 초기화 및 동작을 위한 가이드 프레임 핸들러, 가이드 테이블 핸들러, 애플리케이션 피코코드를 가이드 명령어와 함께 가이드 프레임 포맷으로 다운로드하고, 메모리 관리 기능을 수행하며, 프리 리스트, 트리, 카운터, 테이블을 포함하는 고유의 애플리케이션 데이터 구조를 설정하는 네트워크 프로세서부; 시스템 내 이중화된 메인 프로세서 보드와 IPC기능을 수행하여 제어 및 상태 정보를 교환하고, 보드 부트시 보드 어드레스를 초기화하고 진단 소프트웨어를 다운로드하여 자체 보드 시험을 수행하며, 디스패처 포트 설정 테이블을 초기화하고 하드웨어와 타이머 인터럽트를 인에이블한 후, 상기 네트워크 프로세서부를 초기화 하고 동작시키기 위한 가이드 프레임 핸들러, 가이드 테이블 핸들러 및 애플리케이션 피코코드를 가이드 명령어와 함께 가이드 프레임 포맷으로 다운로드하며, 메모리 관리 기능을 수행하여 프리 리스트, 트리, 카운터 및 테이블과 같은 고유의 애플리케이션 데이터 구조를 설정하고 보드 내 기타 소자들을 제어하고 관리하는 라인 프로세서부; 및 각종 리셋 신호를 조합하여 보드 내 각종 소자의 초기화를 제어하고, 이중화된 스위치 패브릭 보드로부터 활성화(Active)/대기(Stand-by) 동작 상태 신호, 각종 버퍼 상태 신호 및 포트 정보 신호를 각각 수신하여 활성화로 동작하는 스위치 보드와 활성화 스위치 보드 내의 각종 버퍼 상태와 포트 정보를 상기 네트워크 프로세서부로 전달하며, 상기 물리층 인터페이스부와 상기 네트워크 프로세서부의 상태 정보를 나타내는 액체 발광 다이오드 동작을 제어하고, 상기 네트워크 프로세서부를 제외한 보드 내 각종 신호의 상태 정보와 보드 ID및 각종 경보 신호를 수집하여 상기 라인 프로세서부로 제공하여, 보드 내부의 각종 소자의 상태를 제어 관리하는 보드 제어 및 관리부를 포함한다. 본 발명에 따르면, 4포트 단위의 기가비트 이더넷 포트를 모듈로 구현하여 최대 16포트까지 보드 내에 확장하여 실장할 수 있도록 함으로써, 시스템 규모에 따른 가변 적용이 가능하여 보드의 활용성과 집적도를 향상시킬 수 있다.
-
公开(公告)号：KR1020030048569A
公开(公告)日：2003-06-25
申请号：KR1020010078507
申请日：2001-12-12
IPC: H03K17/24
CPC classification number: G06F1/04 , H04L7/0008
Abstract: PURPOSE: A duplicated clock selecting apparatus is provided to enhance the reliability of a system by selecting a clock according to the clock selection information provided from a processor. CONSTITUTION: A clock/state information reception portion(10) receives a clock and clock state information from a duplicated clock output portion of a system. A control signal generation portion(20) generates a control signal and clock selection information. A selection information reception portion(30) receives the clock selection information of a processor and the clock selection information of the control signal generation portion. A clock monitoring portion(40) monitors the clock of the clock/state information reception portion and a finally selected clock and output clock monitoring information. A local oscillation portion(50) generates a local clock. A test signal generation portion(60) generates a test signal. A selection signal generation portion(70) generates a clock selection signal. A clock selection portion(80) outputs selectively the finally selected clock from the inputted clocks. A clock and information transmission portion(90) outputs the clock state information, the clock selection information, the clock monitoring information, the test signal, the clock selection signal, and the finally selected clock.
Abstract translation: 目的：提供一种复制的时钟选择装置，通过根据从处理器提供的时钟选择信息选择时钟来提高系统的可靠性。 构成：时钟/状态信息接收部分（10）从系统的复制时钟输出部分接收时钟和时钟状态信息。 控制信号生成部（20）生成控制信号和时钟选择信息。 选择信息接收部分（30）接收处理器的时钟选择信息和控制信号产生部分的时钟选择信息。 时钟监视部分（40）监视时钟/状态信息接收部分的时钟和最终选择的时钟和输出时钟监视信息。 本地振荡部分（50）产生本地时钟。 测试信号产生部分（60）产生测试信号。 选择信号生成部（70）生成时钟选择信号。 时钟选择部分（80）从输入的时钟选择性地输出最后选择的时钟。 时钟和信息传输部分（90）输出时钟状态信息，时钟选择信息，时钟监视信息，测试信号，时钟选择信号和最后选择的时钟。
-
公开(公告)号：KR1020010064045A
公开(公告)日：2001-07-09
申请号：KR1019990062161
申请日：1999-12-24
IPC: H04Q3/00
Abstract: PURPOSE: A system clock supplying device in a communication system is provided to extract a clock from data, and to perform a system clock synchronization. Therefore, it is possible to effectively use I/O(Input/Output) terminals, and to easily perform an operation and maintenance of the system. CONSTITUTION: A system clock pulse generator(11) oscillates a system clock pulse, and outputs the oscillated system clock pulse. Central data link units(21-2n) receive the system clock pulse, and synchronize the system clock pulse with the data, then transmit the data to local data link units(31-3n). The central data link units(21-2n) recover the data as the system clock pulse. The local data link units(31-3n) receive the data to extract original data and a reference clock pulse for a system synchronization, and output the reference clock pulse to local clock pulse generators(41-4n). The local data link units(31-3n) receive a local clock pulse to synchronize the local clock pulse with the data, and transmit the data to the central data link units(21-2n). The local clock pulse generators(41-4n) receive the reference clock pulse, and generate the local clock pulse, and then output the generated local clock pulse to the local data link units(31-3n) and each part of a local system.
Abstract translation: 目的：提供通信系统中的系统时钟提供装置，从数据提取时钟，并执行系统时钟同步。 因此，可以有效地使用I / O（输入/输出）端子，并且可以容易地执行系统的操作和维护。 构成：系统时钟脉冲发生器（11）振荡系统时钟脉冲，并输出振荡的系统时钟脉冲。 中央数据链路单元（21-2n）接收系统时钟脉冲，并将系统时钟脉冲与数据同步，然后将数据发送到本地数据链路单元（31-3n）。 中央数据链路单元（21-2n）将数据恢复为系统时钟脉冲。 本地数据链路单元（31-3n）接收数据以提取用于系统同步的原始数据和参考时钟脉冲，并将参考时钟脉冲输出到本地时钟脉冲发生器（41-4n）。 本地数据链路单元（31-3n）接收本地时钟脉冲以使本地时钟脉冲与数据同步，并将数据发送到中央数据链路单元（21-2n）。 本地时钟脉冲发生器（41-4n）接收参考时钟脉冲，并产生本地时钟脉冲，然后将产生的本地时钟脉冲输出到本地数据链路单元（31-3n）和本地系统的每个部分。
-
-
-
-
-
-
-
-
-
Search Results
177
records
(took 0.024 seconds)
