-
公开(公告)号：KR100647461B1
公开(公告)日：2006-11-23
申请号：KR1020040097667
申请日：2004-11-25
Applicant: 한국전자통신연구원
IPC: H04B7/26
Abstract: 본 발명은 복합 센서들을 구비하는 실내 위치 인식 장치 및 그 위치 인식 방법에 관한 것으로, 이동체에 부착되고, 모드 제어 신호에 응답하여 위치 신호를 발생하는 단말 장치; 실내의 천정에 설정된 간격으로 배치되고, 각각이 서로 다른 타입의 적어도 두 개의 센싱 장치들을 구비하고, 위치 추적 명령에 응답하여 이동체의 위치를 센싱하고, 센싱 정보와 자신의 ID(identification) 정보를 RF 신호로 변조하여 각각 전송하는 복수의 수신기들; 위치 추적 명령과, 모드 제어 신호를 발생하고, 센싱 정보와 ID 정보에 기초하여, 이동체의 위치를 계산하는 장치 매니저; 및 장치 매니저와 복수의 수신기들간의 RF 통신 및 장치 매니저와 단말 장치간의 RF 통신을 중계하는 중재기를 포함한다. 본 발명에 따른 실내 위치 인식 장치 및 그 위치 인식 방법은 이동체의 위치 트랙킹의 정확도를 향상시킬 수 있고, 상기 이동체에 부착되는 단말 장치의 소모 전력을 감소시킬 수 있다.
근접 센서, 장치 매니저, 수신기-
公开(公告)号：KR100544228B1
公开(公告)日：2006-01-23
申请号：KR1020030062614
申请日：2003-09-08
Applicant: 한국전자통신연구원
IPC: G06F1/16
Abstract: 본 발명은 메인보드 및 부보드 장치에 관한 것이다.
본 발명에 의하면, 라인보드 메인보드의 일정부분을 절단하여 성형하고, 해당 절단부분과 물리적으로 탈장이 가능하도록 결합되는 체결부와, 메인보드와의 전기적 신호연결을 위한 커넥터부를 포함하여 구성된 인터페이스 기능 제공을 위한 부보드를 메인보드에 탈장시킬 수 있도록 함으로써, 라인 인터페이스 회로의 변경시 라인카드의 재설계 없이 부보드만을 변경하여 라인 인터페이스 회로 변경이 용이하며, 고속 신호선 연결이 용이하게 하여 신호 무결성을 최대한 보장할 수 있다.
인터페이스 회로, 부보드, 도우터카드-
公开(公告)号：KR100456464B1
公开(公告)日：2004-11-10
申请号：KR1020020019167
申请日：2002-04-09
IPC: H04L7/00
Abstract: PURPOSE: A multi link data recovery and retiming apparatus using a multi phase clock is provided, which enables a stable operation by assuring a constant timing margin. CONSTITUTION: A phase comparison unit(100) outputs N phase comparison result signals by receiving input data(Din) and N multiple phase clock signals synchronized to the input data. A delay compensation unit(200) receives the input data and the multiple phase clock signals, and outputs data arranged to the multiple phase clock signals by retiming the input data. And a buffering buffer unit(300) recovers the input data by assembling the retimed data to a reference bit clock signal optimally by receiving the multiple phase clock signals and the phase comparison result signals and the data arranged to the multiple phase clock signals and the reference bit clock signal.
Abstract translation: 目的：提供使用多相时钟的多链路数据恢复和重新定时装置，通过确保恒定的时序余量来实现稳定的操作。 组成：相位比较单元（100）通过接收与输入数据同步的输入数据（Din）和N个多相时钟信号来输出N个相位比较结果信号。 延迟补偿单元（200）接收输入数据和多相时钟信号，并且通过对输入数据重新定时来输出排列到多相时钟信号的数据。 并且缓冲缓冲器单元（300）通过接收多相时钟信号和相位比较结果信号以及排列到多相时钟信号和参考的数据来最优地将重新定时的数据组装到参考位时钟信号来恢复输入数据 bit时钟信号。
-
公开(公告)号：KR100384886B1
公开(公告)日：2003-05-22
申请号：KR1020000059462
申请日：2000-10-10
IPC: H03M7/00
CPC classification number: H03M5/00
Abstract: A method for using a nibble(partial bits of word) inversion code in a network system includes the steps of: a) adding 1 redundancy bit to n bit source data and generating a pre-code, n being an even number of 2 or over; b) deciding the number of transitions in the generated pre-code; c) determining the pre-code as a code word if the number of transitions in the pre-code is greater than or equal to 1+n/2 in a deciding result; d) inverting alternate bits including the redundancy bit among bits constructing the pre-code and generating the code word, if the number of transitions in the pre-code is less than n/2 in the deciding result; e) determining the pre-code as the code word in case that the number of transitions in the pre-code is equal to n/2 and simultaneously the source data is not an in-band signaling and not a special word in the deciding result; and f) inverting the nibble among the bits constructing the pre-code and generating the code word, in case that the number of transitions in the pre-code is equal to n/2 and simultaneously the source data is an in-band signaling or is a special word in the deciding result.
Abstract translation: 一种用于在网络系统中使用半字节（字的部分比特）反转码的方法，包括以下步骤：a）将1个冗余比特添加到n比特源数据并生成预编码，n是偶数2或以上 ; b）确定生成的预代码中的转换次数; c）如果预判码中的转换次数在判定结果中大于或等于1 + n / 2，则将该预码判定为码字; d）如果预判码中的转换次数在判决结果中小于n / 2，则反转包括构成预码的比特中的冗余比特的替代比特并产生码字; e）如果预代码中的转换次数等于n / 2并且同时源数据不是带内信令而是判决结果中不是特殊字，则确定预代码为代码字 ; 以及f）在预代码中的转换次数等于n / 2并且同时源数据是带内信令的情况下，反转构成前置码的比特中的半字节并产生码字，或者 在决定结果中是一个特殊的词。
-
公开(公告)号：KR1020020028447A
公开(公告)日：2002-04-17
申请号：KR1020000059462
申请日：2000-10-10
IPC: H03M7/00
CPC classification number: H03M5/00
Abstract: PURPOSE: A method for using a nibble inversion code practically and an apparatus thereof are provided, which generate, encode and decode source data and independent inband signaling, block or frame synchronization pattern by determining whether to invert according to a transition number of pre-code generated by adding redundant bit. CONSTITUTION: The method includes the first step of generating a pre-code by adding the first redundancy bit to source data of n bit, and the second step of judging a transition number of the generated pre-code. If the transition number of the pre-code is equal to or higher than 1+n/2, the pre-code is set as a code word, and otherwise, a code word is generated by inverting half bits(nibble) including the redundancy bit among bits constituting the pre-code. And if the transition number of the pre-code is equal to n/2 and source data is neither an inband signal nor a special word, the pre-code is set as a code word. If the transition number is equal to n/2 and source data is inband signal or a special word, a code word is generated by inverting nibble among bits constituting the pre-code.
Abstract translation: 目的：提供一种用于实际使用半字节反转码的方法及其装置，其通过根据代码的转换次数确定是否反转来生成，编码和解码源数据和独立的带通信，块或帧同步模式 通过添加冗余位产生。 构成：该方法包括通过将第一冗余位添加到n位的源数据来生成预编码的第一步骤，以及判断生成的代码的转换次数的第二步骤。 如果预编码的转换次数等于或高于1 + n / 2，则将代码设置为代码字，否则，通过将包括冗余的半位（半字节）反转来生成代码字 位构成前置代码。 并且，如果预编码的转换次数等于n / 2，并且源数据既不是带内信号也不是特殊字，则将代码设置为码字。 如果转换次数等于n / 2，源数据是带内信号或特殊字，则通过在构成前置代码的比特中反转半字节来产生代码字。
-
Patent Agency Ranking
公开(公告)号：KR100296971B1
公开(公告)日：2001-08-07
申请号：KR1019980023949
申请日：1998-06-24
IPC: H04L1/22
Abstract: 본 발명은 직렬링크 접속에서의 1+1 중복 장치에 관한 것으로서, 1+1 중복을 위한 2종의 같은 병렬데이터를 발생하는 병렬데이터 발생부를 구비한 응용블럭수단(110), 상기 발생한 병렬데이터중 임의의 한 병렬데이터와 연결되어 응용블럭수단이나 응용블럭수단과 송신수단의 연결 라인의 고장검출, 코딩 및 병/직렬변환과 직렬데이터를 발생하는 제 1 송신수단(120), 상기 제 1 송신수단에 연결되지 않은 병렬데이터와 연결되어 응용블럭수단이나 응용블럭수단과 송신수단의 연결 라인의 고장검출, 코딩 및 병/직렬변환과 직렬데이터를 발생하는 제 2 송신수단(130), 상기 제 1 송신수단(120) 제 2 송신수단(130)에서 발생한 1+1 중복 직렬데이터 중 1종을 각각 수신하여 원격송신부의 고장검출, 직/병렬변환 및 디코딩, 수신부 고장검출, 중복 제어와 선택된 병렬데� ��터를 발생하는 제 1 수신수단(140), 상기 제 1 수신수단(140)에 연결되지 않은 각각 1종의 직렬데이터를 상기 제 1 송신수단 및 제 2 송신수단에서 수신하여 원격송신부의 고장검출, 직/병렬변환 및 디코딩 수신부 고장검출, 중복 제어와 선택된 병렬데이터를 발생하는 제 2 수신수단(150)으로 구성되어, 에러 및 고장의 종류에 따라 우선순위를 부여하고 연속적인 에러 및 고장이 검출되어야만 1+1 중복 기능을 수행하도록 함으로써, 시스템의 유지 및 신뢰성을 향상시킬 수 있는 효과가 있다.
-
公开(公告)号：KR100281555B1
公开(公告)日：2001-02-15
申请号：KR1019980047140
申请日：1998-11-04
IPC: H03L7/08
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 고속 위상동기루프를 위한 위상 및 주파수 검출기에 관한 것임.
2. 발명이 해결하고자하는 과제
본 발명은 최종 출력을 로우 상태로 하강시키기 위해 필요한 리셋 경로를 단축시키므로써, 자체의 동작 주파수를 향상시키면서 고속 위상동기루프에 미치는 잡음을 최소화할 수 있는 위상 및 주파수 검출기를 제공함에 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은, 기준신호를 래치하는 제 1 래치수단; 발진신호를 래치하는 제 2 래치수단; 제 2 래치수단의 출력신호를 입력받아 기준신호가 출력되는 것을 방지하는 기준신호 차단수단; 제 1 래치수단의 출력신호를 입력받아 발진신호가 출력되는 것을 방지하는 발진신호 차단수단; 기준신호와 발진신호를 입력받아 리셋신호를 발생하는 리셋신호 발생수단; 리셋신호에 따라, 제 1 래치수단을 리셋하는 제 1 리셋수단; 및 리셋신호에 따라, 제 2 래치수단을 리셋하는 제 2 리셋수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 고속 위상동기루프의 위상 및 주파수를 동기시키는데 이용됨.-
公开(公告)号：KR1020000031222A
公开(公告)日：2000-06-05
申请号：KR1019980047140
申请日：1998-11-04
IPC: H03L7/08
Abstract: PURPOSE: A phase and frequency detector for a high speed phase locked loop is provided to shorten the reset path necessary to descend a terminal output to a low state, thereby minimizing noises affecting the high speed phase locked loop and at the same time, improving an operating frequency. CONSTITUTION: A phase and frequency detector for detecting a phase and frequency difference between a basic signal applied to a high speed phase locked loop and an oscillation signal oscillated from the loop. The detector includes a first latch means (410), which latches a basic signal and outputs it to a first output terminal, and a second latch means (420), which latches an oscillation signal and outputs it to a second output terminal. An input signal intercepting means (430) receives the basic signal and the oscillation signal and when the first and second latch means are in a reset state, prevents the basic and oscillation signals, a signal level of which is presently in change, from being outputted. A reset signal generation means (440) generates a reset signal by receiving the basic signal and the oscillation signal. The first latch means (410) and the second latch means (420) are reset by a first reset means (450) and a second reset means (460), respectively, in accordance with the reset signal.
Abstract translation: 目的：提供用于高速锁相环的相位和频率检测器，以缩短将端子输出降低到低电平状态所需的复位路径，从而最小化影响高速锁相环的噪声，同时改善 工作频率。 构成：用于检测施加到高速锁相环的基本信号与从环路振荡的振荡信号之间的相位和频率差的相位和频率检测器。 检测器包括锁存基本信号并将其输出到第一输出端的第一锁存装置（410）和锁存振荡信号并将其输出到第二输出端的第二锁存装置（420）。 输入信号截取装置（430）接收基本信号和振荡信号，并且当第一和第二锁存装置处于复位状态时，防止其信号电平当前正在改变的基本信号和振荡信号被输出 。 复位信号生成装置（440）通过接收基本信号和振荡信号来产生复位信号。 根据复位信号，第一锁存装置（410）和第二锁存装置（420）分别由第一复位装置（450）和第二复位装置（460）复位。
-
公开(公告)号：KR1019990031788A
公开(公告)日：1999-05-06
申请号：KR1019970052621
申请日：1997-10-14
IPC: H03L7/00
Abstract: 본 발명은 고속 비복귀 기록(NRZ) 데이터 복구장치에 관한 것으로서, 위상 동기 회로(PLL)는 링 전압제어발진기에서 출력되는 주파수를 분주하여 사용하므로 위상 동기를 구성하고 있는 소자의 물리적 한계에 대한 영향이 거의 없으며, NRZ 데이터에 대한 비트 동기를 위한 링 전압제어발진기를 위상 동기 회로와 별도로 설치하며, 이 링 전압제어발진기는 위상 동기 회로와는 주파수 동기만 되어 있으면서 입력되는 NRZ 데이터에 의해 위상 동기되며, 두 개의 주파수 동기된 링 전압제어발진기를 NRZ 데이터의 이진 값으로 인에이블 및 디스에이블시켜 비트 동기가 이루어져 링 전압제어발진기를 NRZ 데이터로 직접 제어함으로써, 링 전압제어발진기 및 플립-플롭이 동작하는 주파수 대역에서까지 NRZ 데이터를 안정되게 복구하는 효과가 있다.
-
公开(公告)号：KR100168916B1
公开(公告)日：1999-03-20
申请号：KR1019950039428
申请日：1995-11-02
IPC: H03K3/35
CPC classification number: H03K3/0315 , Y10S331/03
Abstract: 본 발명은 집적회로로 구성된 링 전압 제어 발진기에서 발진 주기를 구성하는 논리레벨 하이의 펄스폭과 논리레벨 로우의 펄스폭중에 논리레벨 하이 또는 논리레벨 로우의 펄스폭만 제어함으로써 전압 제어 발진기의 이득을 종래의 VCO보다 작게 하여 외부 잡음에 안정적으로 동작하도록 한 링 전압 제어 발진기 및 그를 이용한 전압 제어 방법에 관한 것으로서, 제어 전압 입력 단자의 전압에 따라 제1입력 단자의 전압과 제2입력 단자의 전압을 혼합 및 선형 결합하여 반전시켜 출력하기 위한 혼합 반전 수단; 상기 혼합 및 반전 수단의 출력과 제1지연 수단의 출력을 입력받아 논리적으로 조합하여 출력하기 위한 논리 회로 수단; 상기 논리 회로 수단의 출력을 지연시킨 후에 반전시켜 출력하기 위한 지연 및 반전 수단; 상기 논리 회로 수단의 출력을 지연시킨 후에 상기 논리 회로 수단으로 출력하기 위한 상기 제1지연 수단; 상기 지연 및 반전 수단의 출력을 지연 또는 지연없이 통과시켜서 상기 혼합 및 반전 수단의 제1입력단으로 출력하기 위한 제2지연 수단; 및 상기 지연 및 반전 수단의 출력을 지연시킨 후에 상기 혼합 및 반전 수단의 제2입력단으로 출력하기 위한 제3지연 수단을 포함한다.
-
-
-
-
-
-
-
-
-
Search Results
106
records
(took 0.059 seconds)
