中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

3135 records (took 0.066 seconds)

    JP2004025426A6 - Heating elements for the microfluidic and micromechanical applications
    81.
    发明专利
    JP2004025426A6 - Heating elements for the microfluidic and micromechanical applications 有权

    公开(公告)号：JP2004025426A6

    公开(公告)日：2009-12-24

    申请号：JP2002370549A

    申请日：2002-12-20

    Applicant: エスティーマイクロエレクトロニクス,インコーポレイテッド STMicroelectronics,Inc

    Inventor： サントルボ ガエターノ ,  ロ プリオール ステファノ

    Abstract: 【課題】トランジスタを使用した小型の改良したヒーターを提供する。
    【解決手段】半導体基板１２内に電界効果トランジスタとして形成した集積化ヒーターが提供され、トランジスタはソース領域１４とドレイン領域１６及びそれらの間に電流を導通させるチャンネル領域２０とを有している。 チャンネル領域２０は電流が導通する場合に抵抗Ｒ
    ＤＳ を有しており、選択したスレッシュホールドを超える熱を発生する。 誘電体層２４がチャンネル領域２０の上に配設されており、その上にゲート電極２６が配設されて、チャンネル領域２０の電流を制御する。 熱絶縁性バリアをトランジスタの周りに延在し半導体物質内に形成することが可能である。 被加熱物体３２がチャンネル領域２０の抵抗Ｒ
    ＤＳ によって発生された熱を受取るべく位置されており、被加熱物体３２は流体チャンバとすることが可能である。
    【選択図】 図１

    Integrated circuit and its method of operation with a memory
    88.
    发明专利
    Integrated circuit and its method of operation with a memory 失效

    公开(公告)号：JP3773961B2

    公开(公告)日：2006-05-10

    申请号：JP1479793

    申请日：1993-02-01

    Applicant: エスティーマイクロエレクトロニクス,インコーポレイテッドSTMicroelectronics,Inc

    Inventor： シー． マククルーア デイビッド

    IPC: G11C11/413 ,  G11C29/04 ,  G11C29/00

    CPC classification number: G11C29/83 ,  G11C29/781 ,  G11C29/846

    Abstract: An integrated circuit memory is disclosed which has its primary memory array arranged into blocks and which has redundant columns, each of which can replace a column in any one of the blocks. The redundant columns are selected by way of a redundant column decoder associated with each column, each of which includes a set of address fuses into which an address is programmed, responsive to which its associated redundant column is to be selected. A plurality of redundant sense amplifiers are each associated with selected redundant columns, and are each controlled to begin the sense operation prior to propagation of the address signal through the redundant column decoders and summing circuitry. In the event that the received memory address does not match any of the programmed values in the redundant column decoders associated with a redundant sense amplifier, the sense operation is terminated. In this way, the sense operation is not delayed by the additional delay required for redundant decoding and propagation of the redundant address signals, and thus the access time penalty for accessing a redundant memory cell is much reduced or eliminated. The coupling of each redundant sense amplifier is controlled by a redundant multiplexer associated with each of the input/output terminals. Each redundant multiplexer receives the redundant column select signals from each associated redundant column decoder, and includes fuses which indicate if its input/output terminal is to be placed in communication with its associated sense amplifier upon selection of a redundant column.

Patent Agency Ranking