公开(公告)号：CN109920456A

公开(公告)日：2019-06-21

申请号：CN201811250027.0

申请日：2018-10-25

Applicant: 三星电子株式会社

Inventor： 金旺洙 ,  崔桢焕 ,  朴基悳 ,  成侑昶 ,  尹珍盛 ,  李昶敎 ,  田周鄠 ,  许珍锡

IPC: G11C7/10

Abstract: 公开了存储器模块、存储器系统和操作存储器模块的方法。一种存储器模块包括与同一模块板相关联的多个半导体存储器装置。所述多个半导体存储器装置被配置为同时执行训练操作，所述多个半导体存储器装置包括：接收接口电路，被配置为：基于来自存储器控制器的训练模式，执行训练操作来搜索均衡器的所选择的系数；响应于来自存储器控制器的训练命令，在训练状态下将训练信息信号发送到存储器控制器，训练信息信号包括所选择的均衡系数。

公开(公告)号：CN109119385A

公开(公告)日：2019-01-01

申请号：CN201810654019.6

申请日：2018-06-22

Applicant: 三星电子株式会社

Inventor： 孙永训 ,  崔桢焕 ,  玄锡勳

IPC: H01L23/31 ,  H01L23/498

Abstract: 一种半导体封装件，包含：各自具有第一表面的一个或多个第一半导体芯片的第一层，一个或多个第一焊盘暴露在第一表面处；安置在第一层上方且各自具有第二表面的一个或多个第二半导体芯片的第二层，一个或多个第二焊盘暴露在第二表面处；以及第一再分布层，在第一层与第二层之间且电连接到一个或多个第一焊盘。第一层可包含延伸穿过第一层的基底(面板)且电连接到第一再分布层的一个或多个第一面板通孔。在本发明的半导体封装件中，半导体芯片可通过面板通孔和再分布层来彼此电连接，无需引线键合。

公开(公告)号：CN108932960A

公开(公告)日：2018-12-04

申请号：CN201810522583.2

申请日：2018-05-28

Applicant: 三星电子株式会社

Inventor： 孙永训 ,  金始弘 ,  李昶教 ,  崔桢焕 ,  河庆洙

IPC: G11C11/4063 ,  G11C11/408 ,  G11C11/4094

Abstract: 本发明提供了一种控制包括多个存储器区块的多区块系统中的片内终结器的方法。所述方法包括：当所述多区块存储器系统上电时，使所述多个存储器区块的片内终结器电路进入初始状态；在写操作期间，启用所述多个存储器区块中的写目标存储器区块和非目标存储器区块的片内终结器电路；以及在读操作期间，在启用所述多个存储器区块中的非目标存储器区块的片内终结器电路的同时，禁用所述多个存储器区块中的读目标存储器区块的片内终结器电路。

公开(公告)号：CN102142270A

公开(公告)日：2011-08-03

申请号：CN201010621114.X

申请日：2010-12-22

Applicant: 三星电子株式会社

Inventor： 崔桢焕

IPC: G11C7/12

CPC classification number: G11C7/12 ,  G06F13/1663 ,  G06F13/1668 ,  G11C11/401 ,  G11C11/407 ,  G11C11/4096

Abstract: 在一个实施例中，一种半导体器件包括数据控制单元，其被配置为选择性地处理用于写入存储器的数据。该数据控制单元被配置为在写操作期间根据模式寄存器命令使能一组处理功能中的处理功能，并且该组处理功能包括至少三个处理功能。可以根据在与所述的一组处理功能相关联的单个管脚上接收的信号来执行所使能的功能。在另一个实施例中，一种半导体器件包括数据控制单元，其被配置为处理从存储器读出的数据。该数据控制单元被配置为在读操作期间根据模式寄存器命令使能一组处理功能中的处理功能。这里，所述的一组处理功能包括至少两个处理功能。

公开(公告)号：CN1681207B

公开(公告)日：2010-10-13

申请号：CN200510063921.3

申请日：2005-03-30

Applicant: 三星电子株式会社

Inventor： 李升勋 ,  权奇元 ,  崔桢焕

IPC: H03K17/04

CPC classification number: H03K19/018585

Abstract: 一种输出驱动器响应于输入信号和摆动宽度控制信号(TE)。该输出驱动器被配置成生成下述输出信号，该输出信号当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度(例如，小于轨对轨)，当摆动宽度控制信号指定测试模式运行时具有第二摆动宽度(例如，轨对轨)。

公开(公告)号：CN100487470C

公开(公告)日：2009-05-13

申请号：CN200310119798.3

申请日：2003-12-05

Applicant: 三星电子株式会社

Inventor： 崔桢焕

IPC: G01R31/26 ,  G01R31/28 ,  H01L29/66

CPC classification number: G01R31/31926

Abstract: 具有同步双向(SBD)数据端口的半导体器件，用于这种器件的测试板组态，以及用于这种器件的测试方法。器件具有两个SBD数据端口和在端口间传送数据的传递模式。重要的是，每一个器件包括允许测试模式的可配置的交换元件，其中所述在一个SBD数据端口上的单向输入/输出数据被映射到在另一SBD数据端口上的双向数据。这允许器件使用采用单向数据信号的自动测试设备测试，并且还允许这样的设备测试这种器件的SBD功能。

公开(公告)号：CN1787375A

公开(公告)日：2006-06-14

申请号：CN200510077962.8

申请日：2005-06-16

Applicant: 三星电子株式会社

Inventor： 卞景洙 ,  崔桢焕

IPC: H03K19/0185

CPC classification number: H03F3/45179 ,  H03F3/45183 ,  H03F2203/45466

Abstract: 在这里公开的是信号驱动器的布局结构。本发明的信号驱动器的布局结构包括第一信号响应单元、第二信号响应单元、和电流源单元。第一信号响应单元响应于第一输入信号，而第二信号响应于第二输入信号。电流源单元具有多个偏置单元对，用于将提供给第一和第二信号响应单元的电流限制为其各自的源电流。每个偏置单元对包括至少两个偏置单元，将至少两个偏置单元分开地排列在预定的想象中线的相对侧。根据本发明的信号驱动器的布局结构，具有减少在第一和第二信号响应单元之间发生的电流失配、从而改善了该信号驱动器的工作特性的优点。

公开(公告)号：CN1538698A

公开(公告)日：2004-10-20

申请号：CN200410028269.7

申请日：2004-03-10

Applicant: 三星电子株式会社

Inventor： 崔桢焕

IPC: H04L25/02 ,  H04L5/04

CPC classification number: G11C7/222 ,  G06F13/4291 ,  G11C7/1006 ,  G11C7/22

Abstract: 本发明涉及半导体存储器件，以及更具体地说，涉及用于半导体存储器件的接口系统。接口包括能响应第一和第二时钟，分别将第一和第二输入信号编码为多位符号信号的发射机，所述第一时钟与所述第二时钟异相。以及能响应第三和第四时钟，通过解码所述符号信号，分别生成第一和第二输出信号的接收机。示例说明和描述了其他实施例。

公开(公告)号：CN119382708A

公开(公告)日：2025-01-28

申请号：CN202410580605.6

申请日：2024-05-11

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 金载夏 ,  崔英 ,  郭明保 ,  朴宰佑 ,  崔荣暾 ,  崔桢焕

IPC: H03M1/46 ,  H03M1/12

Abstract: 本公开涉及逐次逼近寄存器模数转换器。示例逐次逼近寄存器模数转换器包括：第一采样和保持电路，其在第一时间点对模拟信号进行采样并生成第一输入电压；第二采样和保持电路，其在第二时间点对所述模拟信号进行采样并生成第二输入电压；以及第一模数转换器。第一模数转换器通过接收第一输入电压和第二输入电压、对第一输入电压和第二输入电压进行采样，以及基于第一输入电压的采样结果和第二输入电压的采样结果输出多位数字信号来执行前馈均衡功能。

公开(公告)号：CN110795370B

公开(公告)日：2025-01-28

申请号：CN201910671518.0

申请日：2019-07-24

Applicant: 三星电子株式会社

Inventor： 崔桢焕 ,  李泰成

IPC: G06F13/16 ,  G06F12/0866

Abstract: 本公开涉及包括非易失性存储器件的半导体存储器模块。该半导体存储器模块包括：数据缓冲器，所述数据缓冲器与外部设备交换第一数据信号；非易失性存储器件，所述非易失性存储器件分别通过数据线连接到所述数据缓冲器；以及控制器，所述控制器连接到所述数据线。所述控制器从所述外部设备接收地址、命令和控制信号，并且根据所述地址、所述命令和所述控制信号，所述控制器通过第一控制线控制所述数据缓冲器并且通过第二控制线控制所述非易失性存储器件。