公开(公告)号：CN108962973B

公开(公告)日：2020-07-17

申请号：CN201810496326.6

申请日：2018-05-22

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院 ,  裵金钟

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种半导体器件。所述半导体器件包括：衬底；多个鳍，包括第一鳍、第二鳍、第三鳍、第四鳍及第五鳍，所述多个鳍中的每一个在第一方向上从所述衬底突出并在与所述第一方向交叉的第二方向上彼此间隔开；以及多个沟槽，包括第一沟槽、第二沟槽、第三沟槽及第四沟槽，所述多个沟槽中的每一个形成在所述多个鳍中的相邻的鳍之间，其中所述第一沟槽的第一宽度及所述第三沟槽的第三宽度的变化小于第一变化，其中所述第二沟槽的第二宽度及所述第四沟槽的第四宽度的变化小于第二变化，且其中所述第二变化大于所述第一变化。

公开(公告)号：CN110858581A

公开(公告)日：2020-03-03

申请号：CN201910658647.6

申请日：2019-07-19

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  河大元

IPC: H01L25/065 ,  H01L21/98 ,  H01L27/088

Abstract: 一种器件包括：下半导体衬底；下栅极结构，在下半导体衬底上，下栅极结构包括下栅电极；下层间绝缘膜，在下半导体衬底上；上半导体衬底，在下层间绝缘膜上；上栅极结构，在上半导体衬底上；以及上层间绝缘膜，在下层间绝缘膜上，上层间绝缘膜覆盖上半导体衬底的侧壁。上栅极结构包括在第一方向上延伸的上栅电极以及沿上栅电极的侧壁延伸的栅极侧墙。上栅电极包括在第一方向上延伸的长侧壁以及在第二方向上延伸的短侧壁。栅极侧墙在上栅电极的长侧壁上，而未设置在上栅电极的短侧壁上。

公开(公告)号：CN110690289A

公开(公告)日：2020-01-14

申请号：CN201910608974.0

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 安国一 ,  赵槿汇 ,  金成玟 ,  朴允文

IPC: H01L29/78 ,  H01L29/423

Abstract: 一种半导体器件包括：衬底，该衬底包括第一区域和第二区域；第一界面层，该第一界面层设置在第一区域中的衬底上并具有第一厚度；第二界面层，该第二界面层设置在第二区域中的衬底上，其中第二界面层包括小于第一厚度的第二厚度；第一栅绝缘层，该第一栅绝缘层设置在第一界面层上并包括第一铁电材料层；第二栅绝缘层，该第二栅绝缘层设置在第二界面层上；第一栅电极，该第一栅电极设置在第一栅绝缘层上；以及第二栅电极，该第二栅电极设置在第二栅绝缘层上。

公开(公告)号：CN110047803A

公开(公告)日：2019-07-23

申请号：CN201811201559.5

申请日：2018-10-16

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院

IPC: H01L21/8234 ,  H01L21/308

Abstract: 本申请涉及一种制造半导体器件的方法和通过该方法制造的半导体器件，该方法包括：在衬底上形成硬掩模图案；形成围绕硬掩模图案的蚀刻停止图案；形成覆盖蚀刻停止图案的侧壁的间隔物图案；去除蚀刻停止图案；蚀刻衬底以形成有源鳍和虚设鳍；形成围绕有源鳍和虚设鳍的阻挡掩模图案层，并在阻挡掩模图案层的顶表面上形成掩模蚀刻图案；蚀刻阻挡掩模图案层以形成围绕有源鳍的阻挡掩模图案；蚀刻虚设鳍；去除围绕有源鳍的阻挡掩模图案；以及在衬底上沉积器件隔离膜，使得器件隔离膜不与有源鳍的上部接触，其中有源鳍与虚设鳍之间的间隔距离大于有源鳍之间的有源鳍间隔距离。

公开(公告)号：CN104051270B

公开(公告)日：2018-09-18

申请号：CN201410069205.5

申请日：2014-02-27

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  姜智秀 ,  李东奎 ,  车东镐

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 本发明提供一种形成半导体结构的方法和半导体器件，该方法可以包括在其上具有硬掩模层的在第一方向上延伸的硅鳍上形成光刻掩模。利用光刻掩模，在硅鳍中穿过硬掩模层可以形成沟槽，沟槽在第二方向上延伸以将硅鳍分离成在第一方向上端部对端部地延伸的第一和第二鳍结构。相对于沟槽的由第一和第二鳍结构限定的下部，可以将沟槽的由硬掩模层形成的部分加宽。

公开(公告)号：CN105990444A

公开(公告)日：2016-10-05

申请号：CN201610088274.X

申请日：2016-02-17

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  车东镐 ,  朴善钦

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7848 ,  H01L27/0207 ,  H01L27/0924 ,  H01L27/1104 ,  H01L27/1116 ,  H01L29/165 ,  H01L29/78 ,  H01L29/06 ,  H01L29/785

Abstract: 本发明提供了一种半导体器件，该半导体器件包括：第一有源鳍至第四有源鳍，它们彼此并排在第一方向上延伸；以及场绝缘膜，其覆盖第一有源鳍至第四有源鳍的下部，第一有源鳍和第二有源鳍从场绝缘膜突出第一高度，第三有源鳍从场绝缘膜突出与第一高度不同的第二高度，并且第一有源鳍与第二有源鳍之间的间隔不同于第三有源鳍与第四有源鳍之间的间隔。

公开(公告)号：CN105810566A

公开(公告)日：2016-07-27

申请号：CN201610037020.5

申请日：2016-01-20

Applicant: 三星电子株式会社

Inventor： 朴善钦 ,  金成玟

IPC: H01L21/027

CPC classification number: H01L29/6656 ,  H01L21/3086 ,  H01L21/76232 ,  H01L27/1104 ,  H01L27/11524 ,  H01L27/11536 ,  H01L21/0271 ,  H01L21/033

Abstract: 提供了半导体装置和制造半导体装置的方法，制造半导体装置的方法包括：在基底上顺序地堆叠硬掩模层、第一牺牲层和第二牺牲层；通过蚀刻第二牺牲层在第一牺牲层上形成第一芯轴；在第一芯轴的侧壁上形成第一间隔件；形成在已经去除第一芯轴的区域之外设置的光致抗蚀剂图案；通过使用第一间隔件和光致抗蚀剂图案作为各自的蚀刻掩模蚀刻第一牺牲层来形成第二芯轴和第三芯轴；在第二芯轴和第三芯轴的侧壁上形成第二间隔件和第三间隔件；通过蚀刻硬掩模层和基底的至少一部分来形成具有第一节距的第一有源图案和具有第二节距的第二有源图案；以及形成装置隔离层以使第一有源图案和第二有源图案的上部分突出。

公开(公告)号：CN102884766A

公开(公告)日：2013-01-16

申请号：CN201080066643.6

申请日：2010-05-07

Applicant: 三星电子株式会社

Inventor： 崔炫国 ,  李奭镛 ,  S-R.金 ,  许昌龙 ,  金成玟 ,  金基郁

IPC: H04L12/70 ,  H04L1/00

CPC classification number: H04L12/56 ,  H04L7/041 ,  H04L25/0262 ,  H04L27/345 ,  H04W4/185

Abstract: 一种使用帧起始定界符来通知分组信息的装置，所述装置包括：SFD发送单元，用于生成SFD代码，并且将所生成的SFD代码定位在与特定补充信息对应的位置处以发送分组，以便通知所述特定补充信息；和SFD接收单元，用于从所述SFD发送单元接收所述分组，检测SFD代码位于分组中的位置，并且检测与检测到的位置对应的补充信息。

公开(公告)号：CN101802750B

公开(公告)日：2012-05-30

申请号：CN200880106433.8

申请日：2008-09-10

Applicant: 三星电子株式会社

Inventor： 金成玟

IPC: G06F1/26

Abstract: 提供了一种用于降低片上系统(SoC)中的功耗的设备和方法。SoC包括时钟单元，用于向SoC中所包含的所有元件提供时钟；中央处理单元(CPU)，用于控制SoC来执行指定的功能；主稳压器，用于将从外部电池提供的电能供应给SoC中所包含的除了PMU以外的其它元件；以及恢复处理器，用于在从活动状态转变为睡眠状态时在PMU中存储关于SoC中所包含的CPU和所有外围设备的寄存器信息。PMU在从活动状态转变到睡眠状态时通过控制时钟单元来停止对CPU的时钟提供，通过控制时钟单元来停止所有时钟的提供，以及控制主稳压器在恢复处理器完成寄存器信息存储时被断电，其中PMU请求恢复处理器存储寄存器信息。

公开(公告)号：CN1855495B

公开(公告)日：2011-04-13

申请号：CN200610073547.X

申请日：2006-04-10

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  朴东建 ,  金洞院 ,  金旻相 ,  尹恩贞

IPC: H01L27/085 ,  H01L27/105 ,  H01L27/02 ,  H01L21/8232 ,  H01L21/8239 ,  H01L21/82

CPC classification number: H01L29/66825 ,  H01L21/823437 ,  H01L21/823487 ,  H01L21/84 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11 ,  H01L27/1116 ,  H01L27/11534 ,  H01L27/1203 ,  H01L29/42336 ,  H01L29/66621 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/7881

Abstract: 在半导体器件及其制造方法中，在公用半导体层上形成平面型存储器件和垂直定向薄体器件。例如，在半导体器件中，期望具有器件的外围区中的平面型晶体管和单元区中的垂直定向薄体晶体管器件。以这种方式，可以将每种类型的器件的优势应用到存储器件的适宜功能中。