一种基于Chiplet的硬件加速方法和硬件加速器

    公开(公告)号:CN116932226B

    公开(公告)日:2023-12-19

    申请号:CN202311181851.6

    申请日:2023-09-14

    Inventor: 王嘉诚 张少仲

    Abstract: 本发明公开了一种基于Chiplet的硬件加速方法和硬件加速器,属于集成电路领域,所述方法包括:根据基于Chiplet芯片的应用中的所有子任务的需求,确定需要的Chiplet加速器类型和数量,作为当前应用的硬件加速器组;资源管理器用智能调度所述子任务到对应的硬件加速器Chiplet,以及监控子任务的处理状态和各个硬件加速器Chiplet的状态,动态调整需要的不同类型的Chiplet加速器的数量。本发明通过智能地管理和调度硬件加速器Chiplet,解决了传统硬件加速器无法满足复杂计算环境下多样化任务需求和资源利用效率低的问题,从而提高了硬件加速器的使用效率,提高了系统的灵活性和性能,以及增强了资源的共享性。

    城市生活垃圾运输路线的优化方法及装置

    公开(公告)号:CN116562486B

    公开(公告)日:2023-11-28

    申请号:CN202310643531.1

    申请日:2023-06-01

    Abstract: 本发明涉及路线规划技术领域,尤其涉及一种城市生活垃圾运输路线的优化方法及装置。包括:获取目标区域的目标数据;所述目标区域包括一个垃圾中转站和多个垃圾收集点,每个所述垃圾收集点的垃圾均由目标车场内的车辆运输至所述垃圾中转站,所述目标数据包括天气数据;基于所述天气数据,将垃圾运输时的天气情况划分为至少两个温度区间;针对每个温度区间,构建与当前温度区间相对应的垃圾运输路线的目标函数;求解不同温度区间对应的目标函数,分别得到不同温度区间对应的最优路线。本发明,能够兼顾收运成本和居民的体验感,规划出的路线更加合理。

    一种量子计算装置
    83.
    发明授权

    公开(公告)号:CN116611528B

    公开(公告)日:2023-11-24

    申请号:CN202310518371.8

    申请日:2023-05-10

    Abstract: 本发明涉及量子计算技术领域,特别涉及一种量子计算装置。本发明实施例提供一种量子计算装置,包括量子芯片、壳体、低温流体管道和支撑结构;所述低温流体管道穿过所述壳体,所述低温流体管道流通有低温流体以为所述量子芯片提供低温环境;所述支撑结构一端连接所述壳体内壁,一端连接所述量子芯片,所述量子芯片通过所述支撑结构设置在所述壳体中。本发明实施例提供了一种量子计算装置,能够为量子芯片提供稳定的计算环境。

    一种基于Chiplet的芯片内置自测试方法和系统

    公开(公告)号:CN116718902B

    公开(公告)日:2023-10-20

    申请号:CN202311008070.7

    申请日:2023-08-11

    Inventor: 王嘉诚 张少仲

    Abstract: 本发明公开了一种基于Chiplet的芯片内置自测试方法和系统,属于集成电路的技术领域,所述方法包括:对芯粒Chiplet的各种故障模式确定优先级;基于故障模式的优先级,确定扫描链结构和第一BIST模块的功能测试方案,运行测试用例对芯片进行测试,第二BIST模块基于对所述第一BIST中的测试结果的分析确定细粒度性能测试的扫描链覆盖范围和测试调度算法,动态配置细粒度测试的子扫描链,以及激活或禁用特定子扫描链模块,以及使用细粒度测试的扫描链对芯片内部状态进行控制和测试监控。本发明通过故障模式分析与优先级排序,可以针对性地设计扫描链与BIST结构,同时层次化的测试策略和自适应的测试调度可以在不同层次上快速定位故障,降低测试时间和成本。

    一种基于开放式高带宽存储器接口的异构芯片集成系统

    公开(公告)号:CN116661976B

    公开(公告)日:2023-10-03

    申请号:CN202310914267.0

    申请日:2023-07-25

    Abstract: 本发明公开了一种基于开放式高带宽存储器接口的异构芯片集成系统,属于集成电路技术领域,至少包括多个异构处理器模块、内存子系统和智能片上网络NoC交换机,其中所述多个异构处理器模块至少包括多层CPU芯粒和多层GPU芯粒;所述内存子系统包括四层Open‑HBM芯粒,其每一层都与智能NoC交换机建立连接;智能NoC交换机的第一组接口与多层CPU芯粒的每一层连接;智能NoC交换机的第二组接口与多层GPU芯粒的每一层连接,智能NoC交换机的第三组接口与四层Open‑HBM芯粒的每一子域连接。本发明的异构芯片集成系统集成了多种模块实现高效性能和并行度,通过资源共享与弹性调度提高系统利用率,能够支撑复杂任务,满足多样化需求。

    一种提高量子计算稳定性的方法

    公开(公告)号:CN116596080B

    公开(公告)日:2023-09-26

    申请号:CN202310882954.9

    申请日:2023-07-19

    Abstract: 本发明涉及量子计算技术领域,特别涉及一种提高量子计算稳定性的方法。本发明提供一种提高量子计算稳定性的方法,包括:在量子芯片一侧2~4cm处设置干扰层;干扰层沿厚度方向依次包括变频层和反射层,变频层靠近量子芯片,变频层的制备材料包括形状记忆金属或负泊松比材料,反射层用于反射入射至其表面的电磁波,变频层设置有电磁感应器以探测电磁波的强度;利用电磁感应器采集量子芯片的电磁波强度;当电磁感应器接收到量子芯片的电磁波信号强度高于预设值持续1s以上时,控制变频层改变结构以调节其形成的感应电磁波的频率。本发明提供了一种提高量子计算稳定性的方法,能够提供一种减弱或消除电磁共振以提高量子计算稳定性的方法。

    一种芯片的封装方法及其封装结构

    公开(公告)号:CN116435258B

    公开(公告)日:2023-09-26

    申请号:CN202310694927.9

    申请日:2023-06-13

    Abstract: 本发明提供了一种芯片的封装方法及其封装结构,属于芯片封装技术领域,该封装方法包括:(1)提供硅晶圆,所述硅晶圆包括厚度方向相对的功能面和非功能面,从所述功能面的表面向所述非功能面的方向刻蚀多个硅通孔结构,并使得各硅通孔结构在所述功能面的表面呈菱形阵列排布;(2)在所述功能面上形成金属布线层,并对所述非功能面进行减薄,直至漏出硅通孔结构;(3)在所述非功能面上刻蚀散热孔结构,得到第一芯片层;(4)重复步骤(1)至(3)得到第二芯片层,将所述第一芯片层的非功能面和所述第二芯片层的功能面进行键合,完成芯片的封装。本发明减小了芯片封装过程中热应力的累积,且能够增强芯片间的散热能力,保证芯片的可靠性。

    一种量子计算装置的制备方法

    公开(公告)号:CN116562383B

    公开(公告)日:2023-09-15

    申请号:CN202310813308.7

    申请日:2023-07-05

    Abstract: 本发明涉及量子计算技术领域,特别涉及一种量子计算装置的制备方法。该制备方法包括:制备封装壳;将量子芯片放入主体中;将导波体的一端连接在盖体上,将导波体的另一端连接在量子芯片上;其中,导波体包括均为曲面且边缘互相连接的第一表面和第二表面,第一表面和第二表面均向量子芯片的方向凸出,第一表面为导波体朝向封装壳的表面,第二表面为导波体朝向量子芯片的表面,导波体包括两个用于分别连接量子芯片和盖体的尖角,导波体沿量子芯片厚度方向的投影为包括两个尖角的纺锤形;将盖体密封在开口端。本发明实施例提供了一种量子计算装置制备方法,能够提供一种减弱或消除感应电磁波的量子芯片制备方法。

    图像分类卷积神经网络压缩方法及芯粒器件数据分配方法

    公开(公告)号:CN116451771B

    公开(公告)日:2023-09-15

    申请号:CN202310701555.8

    申请日:2023-06-14

    Abstract: 本发明涉及图像分类识别技术领域,特别涉及一种图像分类卷积神经网络压缩方法及芯粒器件数据分配方法,其中压缩方法包括:获取原始卷积神经网络模型;根据预设的第一剪枝率,对原始卷积神经网络模型中的滤波器进行随机剪枝;针对每个滤波器,分别计算各输入维对滤波器的输入影响因子,并进行归一化处理;针对每个滤波器,分别计算滤波器对各输出维的输出影响因子,并进行归一化处理;拼接归一化处理后的输入影响因子和输出影响因子,得到影响向量;基于各滤波器对应的影响向量,筛选待剪除的滤波器;剪除筛选出的滤波器,得到压缩后的图像分类卷积神经网络。本发明能够压缩卷积神经网络规模,为实现神经网络在移动端设备应用提供技术支持。

Patent Agency Ranking