Abstract:
PURPOSE: A device for switching a variable length packet is provided to use many chips of dividing data including overhead into regular length of units in parallel to switch the chips, and to perform multiplexing/demultiplexing with buffering/format converting processes, thereby implementing high-speed processing in non-blocking method. CONSTITUTION: At least more than two switch chips(22) switch ATM cells or variable length packet data in parallel. Many multiplexers(21) located on a front end of the switch chips(22) multiplex the data inputted to the switch chips(22) from line cards with packet units, divide one packet as many as the number of the switch chips(22), and supply the divided packets to the switch chips(22). Demultiplexers(23) located on a back end of the switch chips(22) collect the inputted packets switched in parallel by the at least more than two switch chips(22), convert the collected packets in proper format, and output the converted packets.
Abstract:
PURPOSE: An erbum-doped fiber amplifier with optical power clamping per channel is provided to take flat gain in wavelength band and to process EDFA(Erbum-Doped Fiber Amplifier) outputting optical power clamping per channel. CONSTITUTION: An optical combination unit inputs a photoluminescence to EDF(Erbum-Doped Fiber), and outputs a small of input optical. A detection unit detects input optical power and quantity of input optical channel from a small input optical tapping. A control unit controls the photoluminescence power according to the quantity of input optical channels and input optical power. An inputted optical signal is detected by an optical detector(103) through a scanning filter(102), with tapping in WSC(Wavelength Selective Coupler)(101). The scanning filter(102) get scanned wavelength band using in WDM(Wavelength Division Multiplexing). The optical detector(103) gets detected the quantity of optical channel as well as optical power of input optical signal.
Abstract:
본 발명은 TU11/TU12 혼용 회선분배를 위한 TU 스위칭 정합장치 및 그 신호구성 방법에 관한 것이다. 그 목적은 하나의 모듈에 의하여 TU11 신호와 TU12 신호를 혼용으로 사용할 수 있도록 하는 데에 있다. 그 구성은 수신방향으로 STM-n급 신호를 BTL 레벨의 소정개수의 78Mbps 속도로 수신하여 TTL 레벨로 변환하며 송신방향에 대하여는 역기능을 수행하는 AU3 신호정합부와, 상기 STM-n급 신호에 포함된 12개의 AU3 신호를 종단하거나 형성하며 상기 AU3 신호정합부와 소정개수의 78Mbps TTL 신호로 접속되며 AU 신호를 처리하여 VC 신호로 변환하거나 역기능을 수행하는 AU3 신호처리부와, VC 신호에 포함된 TU신호를 역다중하거나 다중화하여 TU 포인터 처리를 수행하는 VC3 신호처리부 및 TST 구조의 전/후단 시간 스위치 기능을 수용하는 TU1 시간 스위칭부로 구성되는 데에 있다.
Abstract:
본 발명은 TU11/TU12 혼용 회선분배를 위한 TU 스위칭 정합장치 및 그 신호구성 방법에 관한 것이다. 그 목적은 하나의 모듈에 의하여 TU11 신호와 TU12 신호를 혼용으로 사용할 수 있도록 하는 데에 있다. 그 구성은 수신방향으로 STM-n급 신호를 BTL 레벨의 소정개수의 78Mbps 속도로 수신하여 TTL 레벨로 변환하며 송신방향에 대하여는 역기능을 수행하는 AU3 신호정합부와, 상기 STM-n급 신호에 포함된 12개의 AU3 신호를 종단하거나 형성하며 상기 AU3 신호정합부와 소정개수의 78Mbps TTL 신호로 접속되며 AU 신호를 처리하여 VC신호로 변환하거나 역기능을 수행하는 AU3 신호처리부와, VC 신호에 포함된 TU신호를 역다중하거나 다중화하여 TU 포인터 처리를 수행하는 VC3 신호처리부 및 TST 구조의 전/후단 시간 스위치 기능을 수용하는 TU1 시간 스위칭부로 구성되는 데에 있다.
Abstract:
본 발명은 SDH(Synchronous Digital Hierachy)의 망노드간 접속신호로 사용되는 STM-N(Synchronous Transfer Module-N) 신호내에 포함된 종속신호 TU-12(Tributary Unit-12) 신호의 교차연결(Cross-Connection)을 위한 T(Time)-S(Space)-T(Time)3단으로 구성된 스위치 네트웍중 S(Space)단에 해당하는 TU-12 신호용 공간 스위치에 관한 것으로서, 전단 T(Time) 스위치에서 LBUS 형태로 총 44개의 LBUS를 입력하는 수신 수단(40), 상기 수신 수단(40)으로 부터 22개의 LBUS를 입력하여 이들간에 22 x 22 공간 스위칭을 구성하는 다수개의 스위칭 수단(10), 상기 다수개의 스위칭 수단(10, 11)에 연결되어 LBUS 형태로 총 44개의 LBUS를 출력하는 드라이버 수단(50), CPU와 접속하여 상기 다수개의 스위칭 수단(10, 11)을 제어하기 위해 필요한 신호를 생성해주는 CPU 인터페이스 수단(20), 외부에서 클럭을 입력받아 상기 다수개의 위칭 수단(10, 11)에 필요한 클럭을 공급하는 클럭 분배 수단(30)을 구비하여 SDH에 적용이 가능한 논블로킹 22 x 22 공간 스위치 구성이 가능하며, 스위치의 입출력 신호로 정의한 새로이 만든 신호 프레임(LBUS)에 임의 패턴의 삽입/검출을 위한 ID바이트 및 BIP 바이트를 할당하여 시스템을 구성하는 보드간 장애감시 및 시스템의 시험시에 매우 유용하게 사용할 수 있는 효과가 있다.
Abstract:
본 발명은 비동기식 디지틀 계위 신호인 1.544Mb/s(DSIN), 2.048Mb/s(DSIE), 44.736Mb/s(DS3)신호를 인터페이스하여 동기식 컨테이너 신호 형태 사상 및 다중화한 후 동기식 디지틀 계위(SDH)신호인 STM-N(155.5Mb/s×N,N=1,4,16)신호로 변환하여 광전송하며, STM-N 광신호를 수신하여 역다중화 및 역사상 과정을 거쳐 DSIN,DSIE,DS3 신호를 변환하여 디지틀 전송을 하는 동기식 다중 전송장치에 관한 것으로, 기존의 비동기식 다중화 장비를 대치할 수 있을 뿐만 아니라 향후 전송용량의 확장시에도 용이하게 대응할 수 있어 효율적이며 경제적인 전송시스템을 구성할 수 있는 효과가 있다.
Abstract:
The system provides TU pointer processor which is used to generate, interpret and execute TU1 pointer of low-speed multiprocessor in the synchronous multiplexer of digital synchronous transmission system. The processor consists of a pointer generator (100) for producing pointer value and pointer word and detecting the phase of VC1 offset signal, a BLC controller (230) for controlling bitleaking and outputting data clock to improve jitter efficiency, a pointer interpreter (200) for deciding and sending pointer status to CPU.