-
公开(公告)号：KR100138069B1
公开(公告)日：1998-07-01
申请号：KR1019940034521
申请日：1994-12-15
IPC: H04L7/08
Abstract: 본 발명은 ATM 계층으로 부터 ATM 셀을 수신하여 특정한 물리계층의 형태(format)를 취하지 않고 전송하는 셀 기반(Cell based) 전송 시스템의 ATM 셀 분리장치에 관한 것으로, ATM계층의 ATM송신부로 부터 입력되는 셀을 저장하는 버퍼-1에 하나 이상의 셀이 저장되면 셀 동기화를 수행하는 전송 셀 동기부(Tx)와, 셀의 순서 및 동기에 상관 없는 제1특정 옥텟 스트림중에서 셀 동기를 찾아 셀 단위로 정렬하여 버퍼-2에 저장하는 수신 셀 동기부(Rx)를 구비하는 것을 특징으로 하여 셀 동기 회로가 간단하다는 점과 오류가 발생하여 셀 동기를 잃어 버렸을 경우에도 최대 1셀 내에 다시 셀 동기를 찾을 수 있다는 효과가 있다.
-
公开(公告)号：KR100131851B1
公开(公告)日：1998-04-21
申请号：KR1019940024372
申请日：1994-09-27
IPC: H04L12/433
Abstract: 본 발명은 송신노드에서 보내어진 ATM셀을 링을 통하여 수신하고 수신 데이타로 변환시키고, ATM셀의 첫번째 옥텟의 수신노드 식별자와 설정된 노드 식별번호의 비교를 통해 자신의 노드로 전송된 셀과 우회셀로 분류하여 ATM셀 형태의 데이타를 출력하고, ATM셀의 첫번째 옥텟의 송신노드 식별자와 설정된 노드 식별번호를 비교하여 같으면 ATM셀을 폐기하는 수신수단(12); ATM 계층으로부터 입력된 ATM셀 형태의 자국셀 입력데이타 및 상기 수신수단(12)으로부터 입력된 우회셀 입력데이타를 송신데이타로 역 다중화하고 직렬 링 전기신호로 변환한 후 링송신 광신호로 변환하여 수신노드로 출력하는 송신수단(11)을 구비하는 것을 특징으로 하는 단일링 구조하의 비동기식전달모드 셀 송수신장치에 관한 것으로, 셀 베이스(Cell-Based) 전송 방식을 택하여 전송 프레임이 가장 단순하므로 구현상의 구조가 단순하고 전송처리를 32비트 단위로 처리함으로써 8비트 단위로 처리하는 종래의 기술에 비해 같은 처리속도에서 4배의 전송속도를 제공하여 링상에 보다 많은 노드를 접속할 수 있는 효과가 있다.
-
公开(公告)号：KR1019970009759B1
公开(公告)日：1997-06-18
申请号：KR1019940036100
申请日：1994-12-22
Abstract: A G-TAXI (Gigabit Transparent Asynchronour Transmitter-Receiver) receiver apparatus which has a function of filtering error frames is disclosed. The apparatus includes first input first output means(12, 13) for storing a frame according to a control signal; frame transmission means(11) for generating the control signal according to a state signal to store received frame into one of the frame transmission means; and frame receiving means(14) for reading out the frame from the first input first output means(12, 13) according to the control signal.
Abstract translation: 公开了具有滤波误帧的功能的G-TAXI（千兆透明异步发射机 - 接收机）接收机装置。 该装置包括用于根据控制信号存储帧的第一输入第一输出装置（12,13） 帧传输装置，用于根据状态信号产生控制信号，以将接收到的帧存储到帧传输装置之一中; 以及根据控制信号从第一输入第一输出装置（12,13）读出帧的帧接收装置（14）。
-
公开(公告)号：KR1019970002713B1
公开(公告)日：1997-03-08
申请号：KR1019940025476
申请日：1994-10-05
IPC: H04L12/28
Abstract: ATM cell branch/coupling multiplexer under a ring structure for a real-time communication includes: a cell discriminator(20) for discriminating a data transmitted from a physical hierarchy receiver(42); buffer controllers(11,12) for determining whether or not a transmission data from a high-order hierarchy is stored in the buffers(31,32); a cell arbitration part(13) for controlling the buffers(31,32) according to a search result of the buffer controllers(11,12); a multiplexer(14) for multiplexing a data transmitted from the buffers(31,32) according to a control of the cell arbitration part(13); a physical hierarchy transmission part(15) for transmitting the data multiplexed by the multiplexer to a physical hierarchy. Accordingly, the ATM cell branch/coupling multiplexer multiplexes a cell at a high-speed simultaneously with minimizing a loss.
Abstract translation: 用于实时通信的环形结构下的ATM信元分支/耦合多路复用器包括：用于识别从物理分层接收机（42）发送的数据的信元鉴别器（20）; 缓冲器控制器（11,12），用于确定来自高阶层次的传输数据是否被存储在缓冲器（31,32）中; 根据缓冲器控制器（11,12）的搜索结果控制缓冲器（31,32）的单元仲裁部分（13）; 多路复用器（14），用于根据所述单元仲裁部分（13）的控制来复用从所述缓冲器（31,32）发送的数据; 用于将由多路复用器复用的数据发送到物理层级的物理层级传输部分（15）。 因此，ATM信元分支/耦合多路复用器以高速度同时对单元进行多路复用，同时使损耗最小化。
-
公开(公告)号：KR1019960027646A
公开(公告)日：1996-07-22
申请号：KR1019940034521
申请日：1994-12-15
IPC: H04L7/08
Abstract: 본 발명은 ATM 계층으로 부터 ATM 셀을 수신하여 특정한 물리계층의 형태(format)를 취하지 않고 전송하는 셀 기반(Cell based)전송 시스템의 ATM 셀 분리장치에 관한 것으로, ATM 계층의 ATM 송신부로부터 입력되는 셀을 저장하는 버퍼-1에 하나 이상의 셀이 저장되면 셀 동기화를 수행하는 전송 셀 동기부(Tx)와, 셀의 순서 및 동기에 상관 없는 제1특정 옥텟 스트림 중에서 셀 동기를 찾아 셀 단위로 정렬하여 버퍼-2에 저장하는 수신 셀 동기부(Rx)를 구비하는 것을 특징으로 하여 셀 동기 회로가 간단하다는 점과 오류가 발생하여 셀 동기를 잃어 버렸을 경우에도 최대 1셀 내에 다시 셀 동기를 찾을 수 있다는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019960012840A
公开(公告)日：1996-04-20
申请号：KR1019940024372
申请日：1994-09-27
IPC: H04L12/433
Abstract: 본 발명은 송신노드에서 보내어진 ATM셀을 링을 통하여 수신하고 수신 데이타로 변환시키고, ATM셀의 첫번째 옥텟의 수신노드 식별자와 설저오딘 노드 식별번호의 비교를 통해 자신의 노드로 전송될 셀과 우회셀로 분류하여 ATM셀 형태의 데이타를 출력하고, ATM셀의 첫번째 옥텟의 송신노드 식별자와 설정된 노드 식별번호를 비교하여 같으면 ATM셀을 폐기하는 수신수단(12); ATM계층으로부터 입력된 ATM셀 형태의 자국셀 입력 데이타 및 상기 수신수단(12)으로부터 입력된 우회셀 입력데이타를 송신데이타로 역 다중화하고 직렬 링 전기 신호로 변환한 후 링송신 광신호로 변환하여 수신노드로 출력하는 송신수단(11)을 구비하는 것을 특징으로 하는 단일링 구조하의 비동기식 전달 모드 셀 송수신장치에 관한 것으로, 셀 베이스 (Cell-Based) 전송 방식을 택하여 전송 프레임이 가장 단순하므로 구현상의 구조가 단순하고 전송처리를 32비트 단위로 처리함으로써 8비트 단위로 처리하는 종래의 기술에 비해 같은 처리속도에서 4배의 전송속도를 제공하여 링상에 보다 많은 노드를 접속할 수 있는 효과가 있다.
-
公开(公告)号：KR1019960002688B1
公开(公告)日：1996-02-24
申请号：KR1019930021448
申请日：1993-10-15
IPC: H04L12/52
Abstract: a self cell transmitting unit for storing a 8-bit unit of self cell input data in its own first-in first-out to read the data in 53 octet unit, for adding 3 octet header to the read data to convert the data in 32-bit unit, for outputting a self cell transmitting data starting signal with the converted data, and for checking whether the data is transmitted to any of first and second rings to thereby generate first and second rings self cell transmitting data writing signal; an alternate cell transmitting unit for storing a 32-bit unit of alternate cell input data in its own first-in first-out to read the data in 14 longword unit, for outputting an alternate cell transmitting data starting signal with the read data, and for checking whether the data is transmitted to any of the first and second rings to thereby generate first and second rings alternate cell transmitting data writing signal; and a signal arbitrating unit for arbitrating output signals from the self cell transmitting unit and output signals from the alternate cell transmitting unit, for outputting the first ring transmitting data starting signal, the first ring transmitting data writing signal to the first ring, if the output signals correspond to the first ring, and for outputting the second ring transmitting data starting signal, the second ring transmitting data writing signal to the second ring, if the output signals correspond to the second ring.
Abstract translation: 一个自身单元发送单元，用于以自己的先进先出方式存储自身单元输入数据的8位单元，以53个字节单位读取数据，用于将3个八位字节的头部添加到读取的数据，以将数据转换为32 用于输出具有转换数据的自小区发送数据起始信号，并且用于检查数据是否被发送到第一和第二环中的任何一个，从而产生第一和第二环自小区发送数据写入信号; 一个替代单元发送单元，用于先前先出地存储一个32位单位的替代单元输入数据，以读取14个长单元中的数据，用于输出具有读取数据的替代单元发送数据开始信号;以及 用于检查数据是否被发送到第一和第二环中的任一个，从而产生第一和第二环交替信元发送数据写入信号; 以及信号仲裁单元，用于对来自自小区发送单元的输出信号进行仲裁，并输出来自交替小区发送单元的信号，用于将第一环形发送数据开始信号，第一环形发送数据写入信号输出到第一环，如果输出 如果输出信号对应于第二环，信号对应于第一环，并且用于输出第二环发送数据起始信号，第二环发送数据写入信号到第二环。
-
公开(公告)号：KR1019960002686B1
公开(公告)日：1996-02-24
申请号：KR1019930019213
申请日：1993-09-21
IPC: H04L12/28
Abstract: an access arbitrating unit for receiving first and second ring input cells, first and second ring input signals, first and second ring cell input starting signals, a reset signal and a system clock and for outputting a buffer output signal, a buffer output starting signal, buffer output data and buffer output least significant data; a cell extracting unit for inputting the buffer output signal from the access arbitrating unit and for inputting the reset signal, the system clock and a module acknowledging number from the exterior to output an alternate cell output signal, an extracting cell output signal, a cell output starting signal and an output cell signal.
Abstract translation: 接收仲裁单元，用于接收第一和第二环形输入单元，第一和第二环形输入信号，第一和第二环形单元输入起始信号，复位信号和系统时钟，并用于输出缓冲器输出信号，缓冲器输出启动信号， 缓冲区输出数据和缓冲区输出最不重要的数据; 一个单元提取单元，用于输入来自访问仲裁单元的缓冲器输出信号，并从外部输入复位信号，系统时钟和模块确认编号以输出替代单元输出信号，提取单元输出信号，单元输出 启动信号和输出单元信号。
-
公开(公告)号：KR1019950012070B1
公开(公告)日：1995-10-13
申请号：KR1019930019212
申请日：1993-09-21
IPC: G06F3/00
Abstract: The interface comprises a counter for counting 53 notation so as to couple ATM cell disassembler processing a byte unit operation on the basis of an asynchronous transmission mode cell of 53 octet, with a module processing an operation of 32 bit on the basis of a module telecommunication cell of 56 octet; first to fourth and eighth bit buffers for storing data to be transmitted to the ATM cell disassembler, the first to fourth and eighth bit buffers being used as FIFO buffers; and a unit converting part for performing a proper buffer access by an empty flag signal from any one of the buffers.
Abstract translation: 该接口包括用于计数53符号的计数器，以便基于53个八比特组的异步传输模式单元与模块处理基于模块电信的32位操作的模块耦合ATM信元分解器处理字节单元操作 56个字节的单元格 用于存储要发送到ATM信元分解器的数据的第一至第四和第八位缓冲器，第一至第四和第八位缓冲器用作FIFO缓冲器; 以及用于通过来自任何一个缓冲器的空标志信号执行适当的缓冲器访问的单元转换部分。
-
公开(公告)号：KR1020160069600A
公开(公告)日：2016-06-17
申请号：KR1020140175204
申请日：2014-12-08
Applicant: 한국전자통신연구원
Abstract: 본발명은건물설비에대한실시간커미셔닝용데이터수집장치및 방법에관한것이다. 본발명에따른데이터수집장치는적어도 1개의설비센서에검출된센싱데이터및 적어도 1개의설비미터에의해측정된측정데이터중적어도하나의데이터를수집하는데이터수집부; 및상기수집된데이터를실시간커미셔닝데이터로변환하여실시간커미셔닝관제장치에전송하는게이트웨이를포함한다.
Abstract translation: 本发明涉及一种收集用于建筑设施的实时调试的数据的装置和方法。 根据本发明，用于收集数据的装置包括：数据收集单元，用于收集由至少一个设施传感器检测的感测数据和由至少一个设备仪表测量的测量数据中的至少一个; 以及将收集的数据转换为实时调试数据以将实时调试数据传送到实时调试控制设备的网关。
-
-
-
-
-
-
-
-
-
Search Results
140
records
(took 0.023 seconds)
