-
公开(公告)号：KR1019990062309A
公开(公告)日：1999-07-26
申请号：KR1019970082620
申请日：1997-12-31
IPC: H04L12/28
Abstract: 본 발명은 멀티미디어 서비스를 요구하는 가입자로 하여금 온라인 상으로 등록을 가능케하며, 온라인 상으로 등록된 정보를 근거로 이후 가입자가 멀티미디어 서비스를 이용할 수 있도록 해 주는 멀티미디어 위성통신 시스템에서 가입자정보 관리방법에 관한 것으로, 다수의 멀티미디어 서버나 인터넷과 물리적으로 결합되는 중심국과, 가입자와 인터페이스하는 단말국을 인공위성을 통해 결합하여 가입자에게 인터넷 또는 멀티미디어 서비스를 제공하도록 된 멀티미디어 위성통신 시스템에 있어서; 단말국은 가입자로부터 가입자등록정보가 입력되면, 정상입력된 가입자정보를 중심국으로 전송하는 단계와, 중심국은 소정의 타이머를 구동하면서 단말국으로부터 수신된 가입자등록정보를 데이터베이스에 저장하는 단계, 중심국은 상기 타이머가 타임아웃이 되면 데이터베이스에 저장된 상기 가입자등록정보의 저장결과를 확인하는 단계, 중심국은 저장결과를 확인한 후 소정의 결과메세지를 단말국으로 전송하는 단계, 단말국은 소정의 출력화면을 통해 중심국으로부터 전송된 결과메세지를 출력하는 단계를 포함하여 구성된 것을 특징으로 한다.
-
Patent Agency Ranking
公开(公告)号：KR1019990061191A
公开(公告)日：1999-07-26
申请号：KR1019970081447
申请日：1997-12-31
Applicant: 한국전자통신연구원
Abstract: 본 발명은 인터넷 접속시 셋톱박스에서 IP패킷을 생성할 수 있도록 함으로써 통신단말기의 부하를 줄이면서 통신가입자에게 인터넷 데이터 또는 멀티미디어 데이터를 고속으로 서비스할 수 있도록 된 멀티미디어 위성통신 시스템에 관한 것으로, 위성통신 시스템을 이용하여 인터넷이나 멀티미디어 서버와 통신가입자간의 통신링크를 제공하도록 된 멀티미디어 위성통신 시스템에 있어서; 인터넷 접속을 위한 라우터와, 송신요구되는 데이터를 근거로 TS패킷을 생성하는 송신데이터 처리수단, 이 송신데이터 처리수단으로부터 출력되는 데이터를 변조하여 출력하는 변조수단, 셋톱박스로부터 수신된 수신신호를 주파수 복조하기 위한 주파수 복조수단, 상기 주파수 복조수단으로부터 출력되는 데이터를 CDMA 복조하기 위한 CDMA 수신수단, 상기 CDMA 수신수단으로부터 입력된 수신데이터를 패킷처리하는 수신데이터 처리수단, 통신가입자에 대한 정보와 각종 데이터가 저장되는 데이터 베이스 및, 중심국과 셋톱박스간의 호접속을 제어하는 프로세서를 구비하는 중심국과; 중심국으로부터 수신된 주파수신호로부터 본래의 TS패킷 데이터를 복원함과 더불어 TS패킷 중 프로세서에 의해 등록된 소정의 PID를 갖는 TS패킷을 추출하는 수신데이터처리부, 셋톱박스와 통신용 단말기를 접속하기 위한 인터페이스 카드, 이 인터페이스 카드에서 입력되는 이더넷 프레임을 IP 패킷으로 변환하여 프로세서로 출력함과 더불어 프로세서로부터 입력되는 IP 패킷을 이더넷 프레임으로 변환하여 인터페이스 카드로 출력하는 TCP/IP 기능부, 중심국에 대해 송출할 데이터를 CDMA변조 및 주파수변조하는 송신데이터처리부, 소정의 주파수데이터에 근거하여 상기 송신데이터처리부로부터 입력되는 주파수신호를 중간주파수로 변환하는 중간주파수생성부 및, 상기 수신데이터처리부로부터 인가되는 TS패킷 데이터를 근거로 셋톱박스에 대한 제어� �리와 통신용 단말기와의 트래픽처리를 실행함과 더불어, 상기 송신데이터처리부와 중간주파수생성부를 제어하여 리턴링크를 구성 제어하는 프로세서를 구비하는 단말국을 포함하여 구성된 것을 특징으로 한다.
-
-
公开(公告)号：KR1019940000894B1
公开(公告)日：1994-02-03
申请号：KR1019900012013
申请日：1990-08-06
Applicant: 한국전자통신연구원
IPC: G11C11/41
CPC classification number: G11C11/412
Abstract: The SRAM memory cell with a word line and complemental bit lines, comprises a cell latch symmetrically connecting two loads with two enhancement FETs (J1,J2) to maintain complemental data. A control signal is applied to a write control line when writting data into the cell latch. Transmission enhancement FETs (J7,J8) control the electrical connection of the bit lines to two respective transmission line by a signal applied to the word line. Data writting enhancement FETs (J3,J4) write the bit line data into the cell latch. Data reading enhancement FETs (J5,J6) control the complemental data stored in the cell latch at the two connecting point in order to supply the data to the bit lines.
Abstract translation: 具有字线和互补位线的SRAM存储单元包括对称地连接两个负载的两个增强FET（J1，J2）的单元锁存器，以保持互补数据。 当将数据写入单元锁存器时，控制信号被施加到写入控制线。 传输增强型FET（J7，J8）通过施加到字线的信号来控制位线到两条相应传输线的电连接。 数据写入增强型FET（J3，J4）将位线数据写入单元锁存器。 数据读取增强型FET（J5，J6）控制存储在两个连接点的单元锁存器中的互补数据，以便将数据提供给位线。
-
-
-
-
Search Results
86
records
(took 0.019 seconds)
