公开(公告)号：KR1019940017453A

公开(公告)日：1994-07-26

申请号：KR1019920026118

申请日：1992-12-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박영호 ,  김대영 ,  김협종 ,  최문기

IPC: H04L12/28

Abstract: 본 발명은 광대역 종합정보통신망(B-ISDN)에서 물리계층이 동기식 다중 계위(SDH) 환경하의 STM-1(Synchronous Transport Module-1)급 전성 속도를 갖도록 구현하기 위하여, 섹션 에러 모니터링 및 레포팅에 관련된 STM-1 프레임의 섹션 오버헤드바이트 검출 및 발생을 수행하는 장치 및 방법에 관한 것으로, 리셋신호와 시스템 클럭 및 프레임 싱크신호가 인가되도록 연결되어 있으며, 특정 부호화(BIP-24)계산을 위해서 필요한 제어신호들을 발생시키는 3-6상 신호 발생부(21); 옵헤드 입력 클럭 및 오버헤드 입력 싱크신호가 인가되도록 연결되어 있으며, 섹션 오버헤드 바이트 중에서 특정 바이트(B2, Z2)의 위치를 찾아내어 이에 대한 인에이블신호를 발생시키는 위치 지시 신호 발생부(22); 및 상기 시스템 클럭 및 프레임 싱크신호와, 상기 오버헤드 입력 클럭 및 오버헤드 입력 싱크신호와, 오버헤드 입력 데이타가 인가되도록 연결되어 있고, 프레임 데이타 버스에 접속되어 있으며, 상기 3-상 신호 발생부(21)와 위치 지시 신호 발생부(22)에서 제공되는 제어 신호에 따라 부호화(BIP-24) 계산을 수행하고 특정 섹션 오버헤드 바이트(Z2) 값을 생성하고, 전체 오버헤드가 저장되도록 하는 오버헤드 발생부(23)를 포함하도록 구성되고, 상기 장치에서 섹션 에러 모니터링 및 레포팅에 관련된 STM-1 프레임의 섹션 오버헤드바이트 검출 및 발생을 수행하기 위하여, 현재 프레임에 대한 특정 부호(BIP-24) 계산을 수행하는 (71) 제1단계; 및 상기 제1단계(71)에서 계산된 값과 다음 프레임의 특정 바이트(B2)값을 비교하여 다른 특정 바이트(Z2) 값을 발생하는 (72,73) 제2단계를 포함하여 수행되도록 한다.

公开(公告)号：KR1019920009679B1

公开(公告)日：1992-10-22

申请号：KR1019900009576

申请日：1990-06-27

Applicant: 한국전자통신연구원

Inventor： 최준균 ,  최문기 ,  김경수 ,  정태수 ,  신영석

IPC: H04L12/00

CPC classification number: H04L12/5601 ,  H04L49/1576 ,  H04L2012/5605 ,  H04L2012/5674 ,  H04L2012/5678 ,  H04L2012/5681

Abstract: The apparatus is for providing the path through which high speed ATM cells are switched by cell units with real time by using switching memory when the ATM cells are transmitted. The apparatus includes a number of ATM cell input circuits (1), a routing controller (2), a switching matrix circuit (5), a switching data table circuit (4) for switching information changing between the routing controller (2) and the switching matrix circuit (5), a cell gate circuit (5), a cell output line-up circuit (6), and a system clock generator (7) for supplying system clock and cell synchronizing clock to the system.

Abstract translation: 该装置用于当发送ATM信元时，通过使用交换存储器来实时提供通过小区单元切换高速ATM信元的路径。 该设备包括多个ATM信元输入电路（1），路由控制器（2），开关矩阵电路（5），切换数据表电路（4），用于切换在路由控制器（2）和 开关矩阵电路（5），单元门电路（5），单元输出阵列电路（6）和用于向系统提供系统时钟和单元同步时钟的系统时钟发生器（7）。