-
公开(公告)号:CN104025010A
公开(公告)日:2014-09-03
申请号:CN201280053506.8
申请日:2012-09-27
Applicant: 净睿存储股份有限公司
CPC classification number: G06F12/1009 , G06F3/0608 , G06F3/0641 , G06F3/0688 , G06F12/1036 , G06F2212/657
Abstract: 本发明涉及一种用于在数据存储子系统中保持映射表的系统和方法。数据存储子系统支持分别包括多个条目的多个映射表。每一个条目包括带有关键字的一个元组。数据存储控制器被配置成利用可变长度编码对映射表中的每一个元组进行编码。此外,所述映射表可以被组织成多个时间排序层级,其中每一个层级包括一个或多个映射表条目。此外,可以至少部分地基于以下各项来选择对应于给定元组的多种编码当中的特定一种编码:未编码的给定元组的尺寸,已编码的给定元组的尺寸,以及用以编码给定元组的时间。
-
公开(公告)号:CN102023932B
公开(公告)日:2014-08-27
申请号:CN201010293493.4
申请日:2010-09-16
Applicant: 英特尔公司
IPC: G06F12/10
CPC classification number: G06F12/1036 , G06F12/1027 , G06F12/121 , G06F2212/254
Abstract: 本发明的名称是为本地与远程物理存储器之间的共享虚拟存储器提供硬件支持。在一个实施例中,本发明包括具有存储虚拟地址到物理地址转换的条目的存储器管理单元(MMU),其中各条目包括指明对应条目的存储单元是存在于本地存储器中还是存在于远程存储器中的存储单元指示符。这样,公共虚拟存储器空间可在可由一个或多个非相干链路分隔的两个存储器之间共享。描述了其它实施例并且要求其权益。
-
公开(公告)号:CN103874988A
公开(公告)日:2014-06-18
申请号:CN201180073218.4
申请日:2011-08-29
Applicant: 英特尔公司
Inventor: N·卡切瓦茨
CPC classification number: G06F12/1045 , G06F12/1036
Abstract: 可以将代理指派到高速缓存的分立部分。在一些情况下,可以将多于一个代理指派到相同的高速缓存部分。在一些实施例中,可以对所述部分的尺寸、代理到所述部分的指派以及代理的数量进行动态地编程。
-
公开(公告)号:CN101606130B
公开(公告)日:2014-05-07
申请号:CN200880004207.9
申请日:2008-01-30
Applicant: 国际商业机器公司
Inventor: 加文·B·梅尔 , 斯蒂芬·L·罗伯茨 , 克里斯托弗·J·斯潘迪科夫
CPC classification number: G06F9/5011 , G06F9/30079 , G06F9/3867 , G06F9/52 , G06F12/1036
Abstract: 一种信息管理系统,包含具有多个硬件单元的处理器,所述多个硬件单元产生程序应用载入、存储、及I/O接口请求至信息管理系统中的系统总线。处理器包含资源分配标识符(RAID),其链接初始化系统总线请求的处理器硬件单元至特定资源分配群组。资源分配群组给正初始化的处理器指派特定的带宽分配率。当载入、存储、或I/O接口总线请求到达I/O总线用于执行时,资源分配管理器通过给每个后继I/O请求器指派各个带宽量,来限制与每个I/O请求相关的带宽量。硬件单元中的指令流水线的后继阶段包含被链接至特定载入、存储、或I/O指令的资源分配标识符(RAID)。
-
公开(公告)号:CN103544120A
公开(公告)日:2014-01-29
申请号:CN201310409559.5
申请日:2013-09-10
Applicant: 钰创科技股份有限公司
IPC: G06F12/10
CPC classification number: G06F12/1036 , G06F12/0246 , G06F2212/1016 , G06F2212/1044 , G06F2212/7201 , G06F2212/7203 , G06F2212/7205
Abstract: 本发明揭露一种能够提升记忆体效能的方法和相关的记忆体系统,应用于该方法的记忆体系统包含一记忆体和一控制器,且该记忆体内的一预留空间是用以储存一逻辑位置/实体区块映射表。该方法包含该控制器保留该记忆体的多个实体区块为一写入缓冲区;当多个数据被写入该记忆体时,该控制器根据该逻辑位置/实体区块映射表,对该多个数据和该写入缓冲区执行一宽度写入操作或一深度写入操作。该逻辑位置/实体区块映射表包含该多个实体区块与多个逻辑位置之间的对应关系。
-
公开(公告)号:CN103443760A
公开(公告)日:2013-12-11
申请号:CN201180069206.4
申请日:2011-12-29
Applicant: 英特尔公司
CPC classification number: G06F12/1027 , G06F12/1036 , G06F12/109 , G06F2212/302 , G06F2212/682
Abstract: 在图形处理单元中出现的页面错误可通过在中央处理单元上运行的操作系统来处理。在一些实施例中,这意味着未钉扎存储器可用于图形处理单元。在一些情况下,在图形处理单元中使用未钉扎存储器可扩展图形处理单元的能力。
-
公开(公告)号:CN103262053A
公开(公告)日:2013-08-21
申请号:CN201180060890.X
申请日:2011-10-27
Applicant: 尤尼西斯公司
Inventor: D·A·科尔什内尔
CPC classification number: G06F12/1036 , G06F9/45558 , G06F12/1081 , G06F12/109 , G06F2009/45579 , G06F2212/151
Abstract: 用于允许多个虚拟系统环境在单个平台上执行的软分区系统可包含I/O服务分区(IOSP)。在单独的虚拟存储器中操作的IOSP在平台上分隔开并服务来自多个客户的盘和网络请求。IOSP提供从虚拟地址向物理地址的转换,使得,从客户的视点看,由客户使用的虚拟地址看起来为物理地址。可在Linux核中实现IOSP。IOSP的地址空间可扩展以包含DMA存储器部分,使得Linux核不包含所有的客户的存储器。IOSP可在支持或不支持用于引导的I/O的虚拟化技术的硬件上操作。
-
公开(公告)号:CN103229152A
公开(公告)日:2013-07-31
申请号:CN201180056650.2
申请日:2011-09-05
Applicant: 国际商业机器公司
Inventor: 上田真
CPC classification number: G06F12/084 , G06F12/1036
Abstract: 本发明实现了高速缓存一致性控制,其中共享存储器类型多处理器系统的可缩放性得到提高,并且成本性能通过抑制硬件和软件的成本而得到改善。在一种用于控制多处理器系统的高速缓存一致性的系统中,在该多处理器系统中,包括高速缓存和TLB的多个处理器共享系统存储器,多个处理器中的每个处理器包括TLB控制单元,该TLB控制单元进一步包括:执行TLB搜索的TLB搜索单元;以及在无命中获得于TLB搜索中并且产生TLB中断时执行TLB注册信息处理的一致性处置器。一致性处置器包括:用于执行对系统存储器的页面表的搜索并且对TLB注册信息执行替换的TLB替换处置器;用于处置TLB未命中中断的TLB未命中异常处置单元,该TLB中断是在TLB中断不是由页面错误引起、但是匹配地址的注册信息未存在于TLB中时发生;以及用于处置存储中断的存储异常处置单元,该存储中断是在匹配地址的注册信息存在于TLB中、但是访问授权被违反时发生。
-
公开(公告)号:CN101853226B
公开(公告)日:2013-05-29
申请号:CN201010157282.8
申请日:2010-03-30
Applicant: 英特尔公司
IPC: G06F13/16 , G06F15/167
CPC classification number: G06F12/1036 , G06F12/0292 , G06F12/0888 , G06F12/10 , G06F12/1027 , G06F2212/206
Abstract: 描述了用于控制管芯上系统结构(OSF)块的方法和装置。在一个实施例中,可以根据用户级请求来存储与物理地址对应的阴影地址,并且逻辑电路(例如,存在于OSF中的)可以从阴影地址来确定物理地址。还揭示了其它实施例。
-
公开(公告)号:CN102822808A
公开(公告)日:2012-12-12
申请号:CN201180017057.7
申请日:2011-01-25
Applicant: 诺基亚公司
CPC classification number: G06F12/0864 , G06F12/084 , G06F12/0851 , G06F12/0893 , G06F12/1036 , G06F12/1045 , G06F2212/1028 , G06F2212/1048 , G06F2212/301 , G06F2212/601 , G06F2212/6042 , Y02D10/13
Abstract: 这里公开了一种用于多通道缓存存储器的通道控制器以及一种方法,该方法包括:接收与对数据处理系统的主存储器的存储器访问请求相关联的存储器地址;对所述存储器地址进行转译,以形成识别多通道缓存存储器的至少一个分区的第一访问部分以及至少一个进一步访问部分,其中,所述至少一个分区包括至少一个通道;以及,将所述至少一个进一步访问部分应用于多通道缓存存储器的所述至少一个通道。
-
-
-
-
-
-
-
-
-