中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

371 records (took 0.03 seconds)

    System and method of recovering from process failure in a write lock control system
    86.
    发明公开
    System and method of recovering from process failure in a write lock control system 失效
    系统和方法，用于在写锁定控制系统恢复过程误差。

    公开(公告)号：EP0629949A3

    公开(公告)日：1997-10-15

    申请号：EP94107943.6

    申请日：1994-05-24

    Applicant: International Business Machines Corporation

    Inventor： Forman, Ira Richard ,  Madduri, Hari Haranath

    IPC: G06F11/00

    CPC classification number: G06F17/30212 ,  G06F11/2023 ,  G06F11/2035 ,  G06F17/30171 ,  G06F2201/825

    Abstract: Recovering from failure of a distributed processing system process designated as a master process for at least one shared resource. The method and system of the invention provides for detection of the failure (200) by one or more of the shadow processes. The detecting process tests (202) to determine whether it has the shared write lock managed by the master process. If it does, it becomes the master process (204). If not, it determines from the shared control file which process holds the write lock (206) and it communicates to that process a request (208) to assume master process responsibilities. That process attempts to establish itself as master process (210). A test is performed (212) to determine if a new master process has been designated. If not, a race is conducted (214) between all shadow processes.

    Managing database recovery from failure
    87.
    发明公开
    Managing database recovery from failure 失效
    管理数据库恢复失败

    公开(公告)号：EP0541381A3

    公开(公告)日：1993-12-15

    申请号：EP92310162.0

    申请日：1992-11-05

    Applicant: International Business Machines Corporation

    Inventor： Mohan, Chandrasekaran ,  Narang, Inderpal S. ,  Teng, James Z.

    IPC: G06F11/14

    CPC classification number: G06F11/1471 ,  G06F2201/825 ,  G06F2201/87 ,  Y10S707/99938 ,  Y10S707/99953

    Abstract: In a multi-system data sharing complex 10, 12, 13, a database system can write updated pages to a shared electronic store 16, for a fast write. Other database systems can obtain pages written to the shared store for further modification without the pages first being written to stable storage 14, 15. However, pages are eventually written to the stable storage in a castout process. Recovery of a database from failure of the shared store is bounded by determination of a recovery boundary which, when applied to the union of database system transaction logs, establishes a point in front of which are found log records of modifications to pages which were in the shared store when it failed. These log records are applied to page versions obtained from stable storage to recover from failure of the shared store.

    Abstract translation: 在多系统数据共享复合体10,12,13中，数据库系统可以将更新的页面写入共享电子商店16，以进行快速写入。 其他数据库系统可以获得写入共享存储的页面，以便进一步修改，而无需首先将页面写入稳定存储器14,15。然而，页面最终将在转储过程中写入稳定存储器。 通过确定恢复边界来限制数据库的恢复，该恢复边界在应用于数据库系统事务日志的并集时建立一个点，在其前面找到对位于 共享存储失败时。 这些日志记录应用于从稳定存储获得的页面版本，以从共享存储的故障中恢复。

    METHOD OF AND ARRANGEMENT FOR ORDERING OF MULTIPROCESSOR OPERATIONS IN A MULTIPROCESSOR SYSTEM
    88.
    发明公开
    METHOD OF AND ARRANGEMENT FOR ORDERING OF MULTIPROCESSOR OPERATIONS IN A MULTIPROCESSOR SYSTEM 失效
    方法和装置多处理器操作的为多处理器系统的规则。

    公开(公告)号：EP0196331A1

    公开(公告)日：1986-10-08

    申请号：EP85905562.0

    申请日：1985-10-17

    Applicant: AT&T Corp.

    Inventor： PFEIFER, Randy, Dean

    IPC: G06F13 ,  G06F9 ,  G06F11 ,  G06F15

    CPC classification number: G06F11/14 ,  G06F9/52 ,  G06F11/1666 ,  G06F11/2035 ,  G06F11/2043 ,  G06F2201/825

    Abstract: Afin de verrouiller l'utilisation d'informations partagées dans un système multiprocesseur (100) ayant deux processeurs (101, 111) opérant de façon indépendante et asynchrone dont les unités de mémoire centrale (101, 112) reproduisent mutuellement leur contenu, un processeur doit provoquer l'exécution d'une opération atomique de lecture-modification-écriture (LME) par un sémaphore dans les unités de mémoire centrale reproduites des deux processeurs. Afin de régler correctement l'ordre d'exécution de telles opérations multiples de LME, des arbitres (106, 116) de bus des systèmes (105, 115) des deux processeurs sont mis en communication par un canal interarbitre (121). L'arbitre d'un processeur émetteur qui souhaite exécuter une opération LME le notifie à l'arbitre de l'autre processeur par le canal interarbitre. Des tentatives simultanées de notification par les deux arbitres sont tranchées en faveur de l'un d'eux désigné comme étant le maître. L'arbitre notificateur empêche son processeur d'exécuter une autre opération de LME jusqu'à ce que la première opération de LME ait été achevée, mais permet à d'autres opérations de se poursuivre normalement. L'arbitre ayant reçu la notification empêche son processeur d'exécuter une autre opération de LME jusqu'à ce que la première opération de LME ait été transferée par des connexions (107, 117) entre les processeurs et par un bus (120) du processeur émetteur au processeur de l'arbitre ayant reçu la notification, et y ait eté exécutée, mais permet à d'autres opérations de se poursuivre normalement. Des opérations multiples de LME sont ainsi exécutées par les deux processeurs dans le même ordre, de façon asynchrone et sans affecter l'exécution.

    動態地改變鎖步組態的技術
    89.
    发明专利
    動態地改變鎖步組態的技術 审中-公开
    动态地改变锁步组态的技术

    公开(公告)号：TW201635145A

    公开(公告)日：2016-10-01

    申请号：TW105100157

    申请日：2016-01-05

    Applicant: 英特爾公司 ,  INTEL CORPORATION

    Inventor： 達斯 戴巴里那 ,  DAS, DEBALEENA ,  黃 喬治H ,  HUANG, GEORGE H. ,  凌 靜 ,  LING, JING ,  達夫塔里 里札E ,  DAFTARI, REZA E. ,  葛尼森 米拉 ,  GANESAN, MEERA

    IPC: G06F11/28 ,  G11C29/44

    CPC classification number: G06F11/1662 ,  G06F3/0619 ,  G06F3/0644 ,  G06F3/0647 ,  G06F3/0683 ,  G06F11/00 ,  G06F11/2094 ,  G06F2201/825

    Abstract: 記憶體子系統錯誤管理允許動態地改變鎖步伙伴關係。記憶體子系統具有第一記憶體部分與第二記憶體部分之間的鎖步伙伴關係，以使錯誤校正散佈於記憶體資源之對。該鎖步伙伴關係可被預先組配。回應於偵測到該鎖步伙伴關係中之硬體錯誤，該記憶體子系統可將該第一記憶體部分與該第二記憶體部分之間的該鎖步伙伴關係做取消或反向且創建或設定新鎖步伙伴關係。該所偵測錯誤可為該鎖步伙伴關係中之第二硬體錯誤。該記憶體子系統可創建作為鎖步夥伴的第一記憶體部分與第三記憶體部分之間及作為鎖步夥伴的該第二記憶體部分與第四記憶體部分之間的新鎖步伙伴關係。該記憶體子系統亦可經組配來在改變合作時改變鎖步伙伴關係之粒度。

    Abstract in simplified Chinese: 内存子系统错误管理允许动态地改变锁步伙伴关系。内存子系统具有第一内存部分与第二内存部分之间的锁步伙伴关系，以使错误校正散布于内存资源之对。该锁步伙伴关系可被预先组配。回应于侦测到该锁步伙伴关系中之硬件错误，该内存子系统可将该第一内存部分与该第二内存部分之间的该锁步伙伴关系做取消或反向且创建或设置新锁步伙伴关系。该所侦测错误可为该锁步伙伴关系中之第二硬件错误。该内存子系统可创建作为锁步伙伴的第一内存部分与第三内存部分之间及作为锁步伙伴的该第二内存部分与第四内存部分之间的新锁步伙伴关系。该内存子系统亦可经组配来在改变合作时改变锁步伙伴关系之粒度。

Patent Agency Ranking