-
公开(公告)号：JP2017536740A
公开(公告)日：2017-12-07
申请号：JP2017519285
申请日：2015-10-09
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated
Inventor： エス．シー． ポミアノフスキー アンドルー , エス．シー． ポミアノフスキー アンドルー , アイオールチャ コンスタンチン , アイオールチャ コンスタンチン
IPC: H04N19/94 , H04N1/41 , H04N19/186 , H04N19/90
CPC classification number: H04N19/176 , G06T1/60 , H04N19/12 , H04N19/46
Abstract: ハードウェアでサポートされた圧縮形式を使用してテクスチャのブロックベースの圧縮を行う方法及び装置が提供される。方法は、テクスチャを複数のブロックに分割することと、ブロックと共に使用する変換であって、エラー量を最小化する変換をブロック毎に決定することと、変換の少なくとも1つの特性を、参照コンポーネント値を表すのに利用可能な複数のビットに符号化することと、ブロックを圧縮することと、を含む。【選択図】図1
-
公开(公告)号：JP2017534963A
公开(公告)日：2017-11-24
申请号：JP2017515761
申请日：2015-09-22
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated
Inventor： エス． シフマン ジョシュア , エス． シフマン ジョシュア , エイ． カプラン デイビッド , エイ． カプラン デイビッド
CPC classification number: G06F21/62 , G06F21/606 , G06F21/74 , G06F21/83
Abstract: コンピュータシステムに接続された入力装置からデータをセキュアに受信するシステム及び方法を開示する。システムは、入力装置からデータを受信するように構成されたインタフェースと、コプロセッサと、ホストコンピュータと、を備え、ホストコンピュータは、入力ハンドラと、ホストプロセッサと、を備える。ホストプロセッサは、通常モード及び特権モードでコードを実行するように構成されている。ホストプロセッサは、ホストコンピュータがセキュア入力モードにある間にインタフェースからデータが取得可能になると、通常モードからセキュアモードに切り替わる。入力ハンドラは、インタフェースからデータを受信し、セキュアモードで動作している間にデータを受信したことに応じて、受信したデータをコプロセッサに送信する。【選択図】図2
-
公开(公告)号：JP2017531232A
公开(公告)日：2017-10-19
申请号：JP2017506881
申请日：2015-08-07
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated
Inventor： ローレンス キャンベル ジョナサン , ローレンス キャンベル ジョナサン , エイチ． シンガー ミッチェル , エイチ． シンガー ミッチェル , シェン ユピン , シェン ユピン , ジオ ユエ , ジオ ユエ
CPC classification number: G06T1/20 , G06F17/30044 , G06T1/60 , G09G5/363 , G09G2340/0435 , G09G2360/06
Abstract: レンダリングプロセスにおけるフレームペーシングの方法及びシステムを提供する。この方法は、複数のグラフィックスプロセッシングユニット(GPU)の各々のフレームレンダリング時間を推定するステップと、少なくとも1つの推定されたフレームレンダリング時間に基づいて遅延を測定するステップと、遅延をレンダリングプロセスに挿入して、フレームを等間隔でレンダリングするステップと、を備える。【選択図】図5
-
公开(公告)号：JP2017527027A
公开(公告)日：2017-09-14
申请号：JP2017506322
申请日：2015-08-04
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated
Inventor： グー ジュンリ , グー ジュンリ , エム． ベックマン ブラッドフォード , エム． ベックマン ブラッドフォード , シエ ユエン , シエ ユエン
IPC: G06F12/08 , G06F12/0804
CPC classification number: G06F12/0813 , G06F12/0811 , G06F12/0835 , G06F2201/885 , G06F2212/1024 , G06F2212/154 , G06F2212/283 , G06F2212/502 , G06F2212/507
Abstract: 複数のデータアイテムを第1のキャッシュ又は第2のキャッシュに移動させる装置、コンピュータ可読媒体、集積回路及び方法を提供する。方法は、第1のキャッシュが複数のデータアイテムを要求したという指示を受信することを含む。方法は、第1のキャッシュが複数のデータアイテムを要求したことを示す情報を記憶することを含む。情報は、複数のデータアイテムの各々のアドレスを含んでもよい。方法は、記憶情報に少なくとも基づいて、複数のデータアイテムを第2のキャッシュに移動させることを決定することを含む。方法は、複数のデータアイテムを第2のキャッシュに移動させることを含む。方法は、第1のキャッシュが複数のデータアイテムを要求したという指示を受信することと、複数のデータアイテムを第2のキャッシュに移動させることと、の間の期間を決定することを含んでもよい。また、スクラッチパッドメモリが開示されている。【選択図】図2
-
公开(公告)号：JP2017502435A
公开(公告)日：2017-01-19
申请号：JP2016550678
申请日：2014-10-24
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , エーティーアイ・テクノロジーズ・ユーエルシーAti Technologies Ulc , エーティーアイ・テクノロジーズ・ユーエルシーAti Technologies Ulc
Inventor： カリャナサンダーラム ビディアナサン , カリャナサンダーラム ビディアナサン , エヌジー フィリップ , エヌジー フィリップ , チャン マギー , チャン マギー , クエバ ビンセント , クエバ ビンセント , アサロ アンソニー , アサロ アンソニー , ミルザ ジムシェド , ミルザ ジムシェド , ダグラス ダンリー グレゴリー , ダグラス ダンリー グレゴリー , ブルッサール ブライアン , ブルッサール ブライアン , チェン ベンジャミン , チェン ベンジャミン , アディリ ヤニブ , アディリ ヤニブ
CPC classification number: G06F12/1009 , G06F12/1045 , G06F12/12 , G06F2212/684
Abstract: 本発明は、新規のアトミックテスト[0]、OR及びマスクを介したハードウェアでのページテーブルアクセス及びダーティビットマネージメントを提供する。本発明は、ACEをCCIにトランスレーション可能なガスケットを提供する。このガスケットは、ACE及びCCI間のトランスレータの要求、ビクティム及びプローブ衝突のためのデッドロック回避、ARMバリアハンドリング、並びに、電力管理相互作用を提供する。また、本発明は、統合ノースブリッジをデッドロックするARMビクティム/プローブ衝突を処理するためのソリューションを提供する。これらのソリューションは、専用のライトバック仮想チャネル、4ホップのプロトコルを使用するIO要求のためのプローブ、及び、ビクティムが要求をパスするようにデータを用いて古いリクエストを更新するMCTでのWrBack並べ替え機能を含む。【選択図】図2
Abstract translation: 本发明涉及新的原子测试[0]，通过OR和掩模提供页表的访问和在硬件脏位管理。 本发明提供了一种能够翻译垫圈ACE为CCI。 垫圈是必需的ACE和CCI，受害者和死锁避免探头碰撞，ARM屏障处理之间的转换，并提供了一个电源管理互动。 此外，本发明提供了用于处理ARM受害者/探针碰撞死锁集成北桥的溶液。 这些解决方案，专用回写虚拟通道，探针使用四个啤酒花协议的IO请求，并在MCT安排WrBack通过使用该数据作为受害者将请求传递更新旧请求 而不是包括的功能。 .The
-
Patent Agency Ranking
公开(公告)号：JP2016513321A
公开(公告)日：2016-05-12
申请号：JP2015558103
申请日：2014-02-12
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated
Inventor： フリッカー ジャン−フィリップ , フリッカー ジャン−フィリップ
IPC: G06F15/173 , H04L12/721
CPC classification number: G06F15/17393 , G06F15/173 , H04L12/5692 , H04L47/24
Abstract: データトラフィックの流れを最適化するシステム及び方法が提供される。並列トーラスインターコネクトにおいて複数のトーラスが接続されている。各トーラスは複数のノードを含む。トーラス内のノードは、リンクを用いて相互に接続されている。ネットワーク内のホストは、ノードのサブセットに接続されているが、サブセット内のノードの各々は、異なるトーラスのノードである。ホストは、パケットを並列トーラスインターコネクトへ送信するにあたって、ノードのサブセットからノードを選択する。パケットは、前記ノードと、トーラス内の複数のノードとを結ぶリンクを用いて送信されるが、複数トーラス間では送信されない。【選択図】図1B
Abstract translation: 提供系统和方法，用于优化数据业务流。 多个圆环面的并联连接环面互连。 每个圆环包括多个节点。 在环面节点使用链路彼此连接。 在网络中的主机已经连接到的节点的子集，在子集中的每个节点，不同环面的一个节点。 主机，以便发送该分组到并联环面互连，以选择从节点的子集的节点。 分组，并且节点，但使用连接所述多个节点在一个圆环的链路被发送，而不是跨越多个环面传输。 点域1B
-
公开(公告)号：JP2016508640A
公开(公告)日：2016-03-22
申请号：JP2015555422
申请日：2014-01-29
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated
CPC classification number: G06F9/3887 , G06F8/445 , G06F9/30058 , G06F9/321 , G06F9/3804 , G06F9/3851 , G06F9/3853 , G06F9/3889
Abstract: プロセッサ内のハードウェア並列実行レーン内で命令を効率的に処理するためのシステムおよび方法を提供する。識別されたループ内の所与の分岐点に応じて、コンパイラは、実行されると、処理対象の次の超大命令語(VLIW)のサイズを判断し、ターゲットプロセッサ内の複数の対応するPCレジスタに格納する複数のポインタ値を判断する、コードを生成する。更新されたPCレジスタは、所与の分岐点と対応する収束点との間の異なる基本ブロックから混ぜ合わされた命令をポイントする。ターゲットプロセッサは、単一命令複数データ(SIMD)マイクロアーキテクチャを含む。所与のレーンに対する割当ては、所与の分岐点において所与のレーンに対して実行時に検出された分岐方向に基づく。プロセッサは、PCレジスタを実行レーンにマッピングするためのベクトルレジスタを含む。【選択図】図6
Abstract translation: 一种用于有效以硬件并行执行在车道中的处理器中处理指令的提供的系统和方法。 取决于所识别的环路给定的分支点，编译器，当被执行时，确定将被处理的下一个超级命令的大小（VLIW），多个相应的PC寄存器中的目标处理器 确定所述多个存储在指针值，以生成所述代码。 更新PC寄存器指向从对应于给定的分支点的会聚点之间的不同的基本块混合的指令。 所述目标处理器包括单指令多数据（SIMD）微架构。 对于给定的车道分配是基于在运行时在给定的分支点的给定车道检测到的分支方向。 处理器包括用于在执行车道映射PC寄存器向量寄存器。 点域6
-
公开(公告)号：JP2016504686A
公开(公告)日：2016-02-12
申请号：JP2015549570
申请日：2013-12-17
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated
Inventor： スー リサ , スー リサ , ジャヤセーナ ヌワン , ジャヤセーナ ヌワン , ケーゲル アンドルー , ケーゲル アンドルー , エム． ベックマン ブラッドフォード , エム． ベックマン ブラッドフォード
CPC classification number: G06F12/1027 , G06F12/1081 , G06F2212/302 , G06F2212/681 , G06F2212/684
Abstract: 複数のプロセッサによって共有されるメモリのページテーブルの選択されたアドレス変換を記憶するように構成された、各プロセッサと関連付けられた複数の変換索引バッファ(TLB)を採用するデータ処理デバイスが提供される。この処理デバイスは、アドレス変換が、プロセッサによって要求され、且つ、当該プロセッサと関連付けられたTLB内で検出されない場合には、要求されたアドレス変換のために別のTLBをプローブするように構成されている。他のTLBに対するプローブは、要求されたアドレスのためのページテーブルウォークの前に行われてもよいし、ウォークは、プローブと同時に開始されてもよい。プローブが、要求されたアドレス変換を検出することに成功した場合には、ページテーブルウォークが回避または中止され得る。【選択図】図1
Abstract translation: 配置中，提供了用于存储的存储器由多个处理器共享所选择的地址转换页表采用多个与每个处理器（TLB）相关联的翻译旁视缓冲器的数据处理装置 。 过程设备地址转换由处理器请求，并且，如果在与处理器相关联的TLB未检测到，用于探测另一TLB对于所请求的地址转换 那里。 其他TLB探头，之前所请求的地址页表行走，散步，可以在同一时间作为探针开始可以执行。 探头，如果成功检测所请求的地址转换，页表行走可避免或停止。 点域1
-
公开(公告)号：JP2016502815A
公开(公告)日：2016-01-28
申请号：JP2015545179
申请日：2013-11-26
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , エーティーアイ・テクノロジーズ・ユーエルシーAti Technologies Ulc , エーティーアイ・テクノロジーズ・ユーエルシーAti Technologies Ulc
IPC: H04N19/33 , H04N19/426 , H04N19/50 , H04N19/59
CPC classification number: H04N19/00757 , H04N19/117 , H04N19/159 , H04N19/187 , H04N19/33 , H04N19/423 , H04N19/59 , H04N19/80
Abstract: より低い解像度の符号化を有する基本レイヤと、より高い解像度の符号化を有する拡張レイヤと、2つのレイヤ間のデータ転送と、を含むスケーラブルビデオ符号化のシステムおよび方法である。システムおよび方法は、インターレイヤ転送の帯域幅を低減する一方で、同時に必要メモリを低減するためのいくつかの方法を提供する。より少ないメモリアクセスの結果、システム電力消費量の低減と同様に、システムクロック周波数を低減することができる。アップサンプリングされたデータを転送することは、メモリ帯域幅に大きな負担を強いる可能性があるので、システムは、基本レイヤから拡張レイヤへの予測データが、拡張レイヤの解像度に適合するためにアップサンプリングされるのを回避する。【選択図】図2
Abstract translation: 具有增强层的用于可伸缩视频编码包括用的更高分辨率的编码在两个层之间的数据传送较低分辨率编码和一种系统和方法的基础层。 系统和方法，同时减少了层间传输的带宽提供了用于减少在同一时间内存需求的几种方法。 更少的存储器的访问结果，类似于在系统的功率消耗的降低可以降低系统时钟频率。 传送所述经上采样的数据，有可能的是施于存储器带宽，系统带来沉重的负担，预测从基本层到增强层数据时，上采样，以适应所述增强层的分辨率 为了避免两者有所不同。 .The
-
公开(公告)号：JP2016502287A
公开(公告)日：2016-01-21
申请号：JP2015549601
申请日：2013-12-18
Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated , アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated
Inventor： エス． トテットディ ミスナ , エス． トテットディ ミスナ , エイチ． ロー ガブリエル , エイチ． ロー ガブリエル
IPC: H01L25/04 , H01L25/065 , H01L25/07 , H01L25/18
CPC classification number: H04L45/021 , G06F17/5068 , H01L23/481 , H01L23/49838 , H01L23/5383 , H01L23/5384 , H01L23/5386 , H01L23/5389 , H01L25/0652 , H01L25/18 , H01L2224/16225 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06544 , H01L2924/1461 , H01L2924/15192 , H04L45/00 , H01L2924/00
Abstract: 電子アセンブリ(100)は、インターポーザ(102)に設けられた水平積層されたダイ(104,105,106,107)を含み、垂直積層されたダイ(107,111,112,113)も含むことができる。積層されたダイは、リンクパーティションとルータパーティションとに分割されたマルチホップ通信ネットワーク(101)を介して相互接続されている。リンクパーティションは、水平積層されたダイ用のインターポーザの金属層内に少なくとも部分的に実装されている。また、リンクパーティションは、単一のダイ内のダイ内相互接続部(334,335)によって、および、垂直積層されたダイのセットを接続するダイ間相互接続部(222)によって部分的に実装されてもよい。ルータパーティションは、インターポーザに設けられたダイのうちいくつかまたは全てに実装されており、リンクパーティションの相互接続部を介して処理システム(100)の構成要素間でパケットをルーティングする機能をサポートするロジック(402,404,406,408)を備える。ルータパーティションは、固定のルーティングを実装してもよいし、プログラム可能なルーティングテーブル(406)または構成可能な論理ブロックを用いて構成可能であってもよい。【選択図】図1
Abstract translation: 电子组件（100）包括：（102）（104，105）提供的内插水平堆叠裸片，垂直堆叠管芯（107111112113）也可以被包括在内。 堆叠裸片经由其被分成链路分区和路由器分区（101）的多跳通信网络互连。 链路分区在插入用于芯片被水平堆叠的金属层至少部分地实现。 链路分区由模互连在单个管芯（334,335），并且，通过管芯间的互连，用于连接一组模具，其被竖直地堆叠来部分地实现（222） 不错。 路由器分区，一些或全部设置在所述中介层的芯片的在支持经由链路分区的互连的能力，所述处理系统的组件之间路由数据包（100）中的逻辑被实现 设置有一个（402，404，406，408）。 路由器分区可被实现的固定路由，或者可以是通过使用一个可编程的路由表（406）或可配置逻辑块配置。 点域1
-
-
-
-
-
-
-
-
-
Search Results
1562
records
(took 0.045 seconds)
