픽셀 배열 구조체, 디스플레이 기판, 디스플레이 장치 및 그 제조 방법
    2.
    发明公开
    픽셀 배열 구조체, 디스플레이 기판, 디스플레이 장치 및 그 제조 방법 审中-公开
    像素阵列结构,显示基板,显示装置及其制造方法

    公开(公告)号:KR20180020943A

    公开(公告)日:2018-02-28

    申请号:KR20177022698

    申请日:2017-03-08

    CPC classification number: C23C14/04 H01L27/32

    Abstract: 디스플레이디바이스를위한픽셀배열구조체가개시되어있다. 픽셀배열구조체는제1 픽셀및 제2 픽셀을포함할수 있다. 제1 픽셀과제2 픽셀은행 방향및 열방향에서교대로있다. 제1 픽셀및 제2 픽셀각각은제1 서브-픽셀, 제2 서브-픽셀및 제3 서브-픽셀을포함한다. 제1 픽셀에서의제1 서브-픽셀, 제2 서브-픽셀및 제3 서브-픽셀은삼각형분포를형성한다. 제2 픽셀에서의제1 서브-픽셀, 제2 서브-픽셀및 제3 서브-픽셀은제1 픽셀에서의삼각형분포에대해역삼각형분포를형성한다. 제1 픽셀및 제2 픽셀각각에서의제2 서브-픽셀및 제3 서브-픽셀은실질적으로동일한행 상에위치된다.

    Abstract translation: 公开了一种用于显示装置的像素阵列结构。 像素阵列结构可以包括第一像素和第二像素。 第一像素任务2在像素库方向和列方向上交替。 第一像素和第二像素中的每一个包括第一子像素,第二子像素和第三子像素。 第一像素中的第一子像素,第二子像素和第三子像素形成三角形分布。 第二像素处的第一子像素,第二子像素和第三子像素形成第一像素处的三角形分布的逆三角分布。 第一像素和第二像素中的第二子像素和第三子像素分别位于基本上相同的行上。

    시프트 레지스터 유닛, 어레이 기판, 디스플레이 패널, 디스플레이 장치, 및 그 구동 방법
    3.
    发明公开
    시프트 레지스터 유닛, 어레이 기판, 디스플레이 패널, 디스플레이 장치, 및 그 구동 방법 审中-公开
    移位寄存器单元阵列基板显示面板显示装置及其驱动方法

    公开(公告)号:KR20180006363A

    公开(公告)日:2018-01-17

    申请号:KR20177020031

    申请日:2017-01-25

    Inventor: MA ZHANJIE

    CPC classification number: G09G3/3266 G11C19/28

    Abstract: 본출원은시프트레지스터유닛및 그것의방법을개시한다. 시프트레지스터유닛은구동신호를출력하기위한출력포트를포함한다. 시프트레지스터유닛은, 제1 클록신호가제1 레벨에있을때 제1 출력제어노드에인가되는방출제어라인으로부터의방출제어신호를제어하기위한제1 출력노드제어서브회로를더 포함한다. 시프트레지스터유닛은제1 출력서브회로및 제2 출력서브회로를더 포함한다. 시프트레지스터유닛은, 제2 클록신호가제1 레벨에있을때 제2 출력제어노드에인가되는시작신호를제어하고방출제어신호가제1 레벨에있을때 제2 출력제어노드에인가되는제2 레벨을제어하기위한제2 출력노드제어서브회로를더 포함한다. 방출제어신호는구동신호를발생시키기위해사용된다.

    Abstract translation: 移位寄存器单元及其方法。 移位寄存器单元包括用于输出驱动信号的输出端口(输出)。 移位寄存器单元还包括第一输出节点控制子电路(11),用于当第一时钟信号(CK1)被施加到第一输出控制节点(A)时,控制来自发射控制线的发射控制信号(EM) )处于第一级。 移位寄存器单元还包括第一输出子电路(12)和第二输出子电路(14)。 移位寄存器单元还包括第二输出节点控制子电路(13),用于当第二时钟信号(CK2)处于第一电平时控制施加到第二输出控制节点(B)的开始信号(STVG),以及 当发射控制信号(EM)处于第一电平时,控制施加到第二输出控制节点(B)的第二电平(VGH)。 发射控制信号(EM)用于产生驱动信号。

    픽셀 구동 회로 및 픽셀 구동 방법, 어레이 기판 및 디스플레이 디바이스

    公开(公告)号:KR20180039058A

    公开(公告)日:2018-04-17

    申请号:KR20187003397

    申请日:2017-06-28

    CPC classification number: G09G3/3266 G09G3/32 G09G3/3258

    Abstract: 구동제어모듈, 제1 구동모듈및 제2 구동모듈을포함하는, 픽셀구동회로가개시된다. 구동제어모듈은데이터라인, 제1 스캐닝라인, 제2 스캐닝라인, 제1 전압신호단자, 제1 구동모듈및 제2 구동모듈에접속된다. 또한, 구동제어모듈은제1 스캐닝라인이유효전압신호를출력하는조건하에서제1 구동모듈및 제2 구동모듈중 하나가턴온되도록제어하고, 제2 스캐닝라인이유효전압신호를출력하는조건하에서제1 구동모듈및 제2 구동모듈중 다른하나가턴온되도록제어하도록구성된다. 제1 구동모듈은구동제어모듈, 제2 전압신호단자및 발광모듈에접속되고, 구동제어모듈의제어하에발광모듈을구동하여광을방출하게하도록구성된다. 제2 구동모듈은구동제어모듈, 제2 전압신호단자및 발광모듈에접속되고, 구동제어모듈의제어하에발광모듈을구동하여광을방출하게하도록구성된다.

    가입 서버, 가입 단말기, 정보 가입 방법, 및 시스템

    公开(公告)号:KR20210008525A

    公开(公告)日:2021-01-22

    申请号:KR20207035829

    申请日:2019-01-31

    Abstract: 본개시내용은가입서버, 가입단말기및 정보가입방법, 및시스템에관한것이다. 본방법은: 제1 엔티티로부터의요청의요청정보가가입자원에서의이벤트통지규칙을충족하는것으로결정되는경우, 요청의콘텐츠를제1 이벤트정보로서확립하는단계; 가입자원과연관된객체에따라제2 이벤트정보를획득하는단계; 및가입자원의통지수신당사자에게제1 정보및 제2 정보를포함하는통지메시지를송신하는단계를포함한다. 본개시내용은요청당사자및 통지하는당사자에대한추가적인네트워크부하를방지하고, 이벤트의통지메시지를수신한후에이벤트가제시간에핸들링될것을보장한다.

    픽셀 배열 구조, 디스플레이 패널 및 디스플레이 장치

    公开(公告)号:KR20210009368A

    公开(公告)日:2021-01-26

    申请号:KR20207036275

    申请日:2019-01-24

    Inventor: TAN WENJING

    Abstract: 픽셀배열구조, 디스플레이패널(3) 및디스플레이장치. 픽셀배열구조는복수의반복된제1 타입의픽셀그룹(10)을포함하는제1 픽셀영역(L)- 제1 타입의픽셀그룹들(10) 각각은제1 배열방식으로배열됨 -; 및복수의반복된제2 타입의픽셀그룹(20)을포함하는제2 픽셀영역(H)- 제2 타입의픽셀그룹들(20) 각각은제2 배열방식으로배열됨 -을포함한다. 픽셀의제1 픽셀영역(L)은제2 픽셀영역(H)에인접하고, 제1 픽셀영역(L)의픽셀밀도는제2 픽셀영역(H)의픽셀밀도보다낮다. 따라서, 스크린-내부기능유닛에의한광학신호의수신이향상될수 있다.

    디스플레이 기판, 스플라이싱 스크린 및 그의 제조 방법

    公开(公告)号:KR20200134264A

    公开(公告)日:2020-12-01

    申请号:KR20207029790

    申请日:2019-10-08

    Abstract: 본발명은디스플레이디바이스기술분야에관한것이며디스플레이기판, 스플라이싱스크린및 그의제조방법을개시한다. 상기디스플레이기판은플렉서블베이스; 플렉서블베이스의일측에위치하는복수의신호라인; 복수의전기도금전극, 복수의제 1 관통홀 및복수의바인딩전극을포함하고, 상기전기도금전극은상기플렉서블베이스를향하는신호라인의측면에위치하며, 상기신호라인과일대일대응하도록전기적으로연결되고, 상기제 1 관통홀은상기전기도금전극에일대일로대응하고, 상기제 1 관통홀이상기플렉서블베이스를관통하여상기전기도금전극이노출되고, 상기제 1 관통홀에전도성재료로채워져있고, 상기바인딩전극은상기신호라인에서멀어지는상기플렉서블베이스측면에위치하며상기제 1 관통홀에일대일로대응되고, 각각의상기바인딩전극은대응하는상기제 1 관통홀 내의상기전도성재료를통해대응하는상기전기도금전극에전기적으로연결된다.

Patent Agency Ranking