ゲート駆動回路、表示装置及び駆動方法
    4.
    发明专利
    ゲート駆動回路、表示装置及び駆動方法 审中-公开
    栅极驱动电路,显示装置及其驱动方法

    公开(公告)号:JP2017503218A

    公开(公告)日:2017-01-26

    申请号:JP2016561055

    申请日:2014-05-28

    Abstract: 本発明はゲート駆動回路、表示装置及び駆動方法を開示した。前記ゲート駆動回路は、カスケードされた複数のシフトレジスタユニットと制御ユニットとを含み、2つの隣合うシフトレジスタユニットは、1つのシフトレジスタ群とされると共に、前記制御ユニットを介して2本のゲート線に接続され、前記制御ユニットは、それぞれ前記2本のゲート線に駆動信号を提供するように、前記シフトレジスタ群におけるシフトレジスタユニットを制御する。本発明は従来のシフトレジスタに基づいて回路構造を改善し、異なるフレーム間の充電率補償を実現し、従来製品のV−line等の明らかな明/暗線現象を効果的に改善した。【選択図】図2

    Abstract translation: 本发明公开了一种栅极驱动电路,显示装置和驱动方法。 栅极驱动电路包括:在级联的多个移位寄存器单元和一个控制单元,一个移位寄存器单元,以适应两个相邻,而被移位寄存器组中的一个,通过控制单元的两个栅 被连接到线,所述控制单元,以提供驱动信号到两个栅极线,控制所述移位寄存器组中的移位寄存器单元。 本发明改善了基于传统的移位寄存器的电路结构中,实现了充电不同帧之间的速率补偿,以及改进的清晰的亮/暗线的现象,如有效的常规产品的V-线。 .The

    シフトレジスタユニット及びゲート駆動回路
    5.
    发明专利
    シフトレジスタユニット及びゲート駆動回路 有权
    移位寄存器单元,栅极驱动器电路

    公开(公告)号:JP2016537761A

    公开(公告)日:2016-12-01

    申请号:JP2016543290

    申请日:2013-12-17

    Abstract: 閾電圧のドリフトと出力端子をプルダウンする時キャップがあることとによる出力ミスを抑え、シフトレジスタユニットの安定性を高くするためのシフトレジスタユニットおよびゲート駆動回路を提供する。当該シフトレジスタユニットは、入力モジュールと第1の出力モジュールとプルダウン駆動モジュールとプルダウンモジュールと第1の出力放電モジュールとを含み、プルダウン駆動モジュールは第1のクロック信号の入力端と第2のクロック信号の入力端とに接続され、第1のクロック信号に応答して第1のクロック信号を第1のプルダウンノードに提供し、第2のクロック信号に応答して第2のクロック信号を第2のプルダウンノートに提供し、プルアップノードの電圧信号に応答して第1の低電圧信号を第1のプルダウンノードと第2のプルダウンノードに提供し、第1のプルダウンノードの電圧信号に応答して第1の低電圧信号を第2のプルダウンノードに提供し、第2のプルダウンノードの電圧信号に応答して第1の低電圧信号を第1のプルダウンノードに提供する。

    Abstract translation: 保持输出错误,由于和拉下漂移和阈值电压的输出端子时,有一个帽,提供了一个移位寄存器单元和增加的移位寄存器单元的稳定性的栅极驱动电路。 移位寄存器单元具有输入模块和第一输出端和一个模块和下拉驱动器模块和所述下拉模块和第一输出放电模块,下拉驱动模块的第一时钟信号输入端和第二时钟信号 被连接到输入端子,响应于提供给第一下拉节点中的第一时钟信号的第一时钟信号的,响应于第二时钟的第二时钟信号的信号,第二 提供下拉笔记,响应于上拉节点到第一下拉节点和第二下拉节点的电压信号提供了一个第一低电压信号,响应于所述第一下拉节点的电压信号 提供第一低电压信号至该第二下拉节点,Hisage响应于所述第二下拉节点的电压信号提供给第一下拉节点中的第一低电压信号 经过。

    タッチ画素駆動回路、方法、アレイ基板及び液晶表示装置
    8.
    发明专利
    タッチ画素駆動回路、方法、アレイ基板及び液晶表示装置 有权
    触摸像素驱动电路,一种方法,一种阵列基板和液晶显示装置

    公开(公告)号:JP2016528570A

    公开(公告)日:2016-09-15

    申请号:JP2016509255

    申请日:2013-05-31

    CPC classification number: G09G3/3648 G06F3/0412 G09G2300/0809

    Abstract: 本発明の実施例にタッチ画素駆動回路、方法、アレイ基板及び液晶表示装置を開示する。該タッチ画素駆動回路は、画素電極(3)と、透過共用電極(1)と、反射共用電極(2)と、ゲートライン(G1)と、リセット信号ライン(G2)と、リセットコントロールライン(G3)と、読取コントロールライン(G4)と、両用データライン(G5)と、その第1の端が前記画素電極(3)に接続され、その第2の端が前記両用データライン(G5)に接続され、そのコントロール端が前記ゲートライン(G1)に接続された第1のスイッチングトランジスタ(M1)と、その第1の端が前記反射共用電極(2)に接続され、その第2の端が前記リセット信号ライン(G2)に接続され、そのコントロール端が前記リセットコントロールライン(G3)に接続された第2のスイッチングトランジスタ(M2)と、その第1の端が前記リセット信号ライン(G2)に接続され、そのコントロール端が前記反射共用電極(2)に接続された増幅トランジスタ(T)と、その第1の端が前記増幅トランジスタ(T)の第2の端に接続され、その第2の端が前記両用データライン(G5)に接続され、そのコントロール端が前記読取コントロールライン(G4)に接続された第3のスイッチングトランジスタ(M3)と、を備える。

    Abstract translation: 触摸像素驱动电路,在本发明中,一种方法,阵列基板和所公开的液晶显示装置的实施例。 触摸像素驱动电路包括像素电极(3),和透明部电极(1),反射公共电极(2),一个栅极线(G1),以及复位信号线(G2),复位控制线(G3 和),读取控制线(G4),双数据线(G5),所述第一端连接到所述象素电极(3),连接到所述第二端的双数据线(G5) 是,它的第一开关晶体管(M1),以控制端连接到栅极线(G1),连接在所述第一端部至所述反射公共电极(2),其特征在于,其第二端 连接到复位信号线(G2),连接到所述第二开关晶体管,其控制端子连接到复位控制线(G3)(M2),在其第一端的复位信号线(G2) 它是,增加其控制端连接到所述反射共用电极(2) 宽度晶体管(T),连接到放大晶体管(T)的第二端的第一端,其第二端连接在双数据线(G5),的控制端 它包括连接到所述读取控制线(G4)(M3)中,第三开关晶体管。

    ゲート駆動回路及びアレイ基板
    9.
    发明专利
    ゲート駆動回路及びアレイ基板 审中-公开
    栅极驱动电路和阵列基板

    公开(公告)号:JP2016524175A

    公开(公告)日:2016-08-12

    申请号:JP2016509260

    申请日:2013-07-05

    Abstract: 本発明は、表示技術分野に関し、特に、ゲート駆動回路及びアレイ基板に関し、ゲート駆動回路及びアレイ基板を提供し、表示技術分野に関し、あるゲート駆動ユニットのクロック信号の入力通路に短絡等の故障が生じる場合、他のゲート駆動ユニットの通常作業を確保できる。該ゲート駆動回路は、複数のゲート駆動ユニット群を備え、各ゲート駆動ユニット群がm個のゲート駆動ユニットを有し、 mが1を超える整数であり、各ゲート駆動ユニット群が同じゲートラインにゲート駆動信号を出力し、前記ゲート駆動ユニット群のうち1つのゲート駆動ユニットが故障する場合、前記故障するゲート駆動ユニットの作業を停止して他のゲート駆動ユニットで前記ゲート駆動ユニット群の作業を維持する。

    Abstract translation: 本发明涉及一种显示技术,特别是,它涉及一种栅极驱动电路和阵列基板,以提供栅极驱动电路和阵列基板,涉及一种显示技术中,故障诸如短路到栅极驱动器单元的时钟信号的输入路径 如果发生这种情况,它可以保证其它栅极驱动单元的正常工作。 栅极驱动电路包括多个栅极驱动单元组,每一个栅极驱动单元组具有M个栅极驱动单元,m是大于1的整数,每一个栅极驱动单元组,以相同的栅极线的 输出栅极驱动信号,所述栅极驱动单元组出现故障时,栅极驱动单元组中的其他止挡栅驱动单元工作的栅极驱动单元,用于将故障工作的栅极驱动器单元中的一个时 维护。

Patent Agency Ranking