公开(公告)号：JP2017512048A

公开(公告)日：2017-04-27

申请号：JP2016573654

申请日：2015-02-23

Applicant: シーラス ロジック,インコーポレイテッドCirrus Logic,Inc. ,  シーラス ロジック,インコーポレイテッドCirrus Logic,Inc.

Inventor： クワトラ、ニティン ,  エル． メランソン、ジョン ,  エル． メランソン、ジョン

IPC: H04R1/10 ,  G10K11/178 ,  H04R3/00

CPC classification number: H04R1/1083 ,  H04R5/04 ,  H04R2410/05 ,  H04R2460/01 ,  H04R2499/11

Abstract: それぞれのトランスデューサを収容するヘッドホンがリスナーの耳にかけられているかどうかを示すトランスデューサ状態入力信号に基づいて、処理回路は、両ヘッドホンがリスナーのそれぞれの耳にかけられているかどうかを判定することができる。両ヘッドホンの少なくとも一方が、そのそれぞれの耳にかけられていないことを判定することに応答して、処理回路は、第1の出力信号及び第2の出力信号の少なくとも一方が、両ヘッドホンがそれらのそれぞれの耳にかけられていたならばそうなったはずであろう信号とは異なるように、第1のトランスデューサへの第1の出力信号及び第2のトランスデューサへの第2の出力信号の少なくとも一方を修正することができる。

公开(公告)号：JP2011216182A

公开(公告)日：2011-10-27

申请号：JP2011144396

申请日：2011-06-29

Applicant: Cirrus Logic Inc ,  シーラス ロジック,インコーポレイテッドCirrus Logic,Inc.

Inventor： ZOOK CHRISTOPHER P

IPC: G11B20/14 ,  G11B5/012 ,  G11B20/10 ,  G11B27/30

CPC classification number: G11B20/10055 ,  G11B5/012 ,  G11B20/10009 ,  G11B20/10037 ,  G11B20/1403 ,  G11B27/30 ,  G11B27/3027 ,  G11B2020/1476

Abstract: PROBLEM TO BE SOLVED: To provide a sync mark detecting method for using information from a preamble and codes of sampled data to increase the fault tolerance of a sync mark detector.SOLUTION: Digital data have a preamble field, the following synchronization mark succeeding to the field, and a data field succeeding to the mark. The timing recovery (28) of a reading channel synchronizes a phase and a frequency of the preamble field, and a synchronization detector (A120) detects the synchronization mark and frames an operation of an RLL decoder (36, A122) for decoding the detected data field. The synchronization mark is selected to meet conditions that a correlation with the shifted synchronization mark connected to the preamble field is minimum in order to reduce a possibility of early erroneous detection. The synchronization mark detector is enabled by timing recovery relative to the end of the preamble field in order to further increase the fault tolerance.

Abstract translation: 要解决的问题：提供一种同步标记检测方法，用于使用来自前导码的信息和采样数据的代码来增加同步标记检测器的容错。解决方案：数字数据具有前导字段，后面的同步标记 字段和跟随标记的数据字段。 读取通道的定时恢复（28）同步前同步码字段的相位和频率，同步检测器（A120）检测同步标记，并对RLL解码器（36，A122）的操作进行成帧，以解码检测到的数据 领域。 选择同步标记以满足与连接到前导字段的移位同步标记的相关性最小的条件，以便减少早期错误检测的可能性。 同步标记检测器通过相对于前导码字段的结尾的定时恢复来启用，以便进一步增加容错。

公开(公告)号：JP2009217927A

公开(公告)日：2009-09-24

申请号：JP2009115063

申请日：2009-05-11

Applicant: Cirrus Logic Inc ,  シーラス ロジック,インコーポレイテッドCirrus Logic,Inc.

Inventor： ROMANO PAUL M ,  SUPINO LOUIS

IPC: G11B21/08 ,  G11B21/10 ,  G11B5/00 ,  G11B5/55 ,  G11B5/596

CPC classification number: G11B5/59683 ,  G11B5/5547 ,  G11B2005/0016

Abstract: PROBLEM TO BE SOLVED: To provide a low-cost, more efficient magnetic disk servo control system that compensates for non-linear gain variations associated with MR read heads.
SOLUTION: A position error X149 is multiplied by a positive gain 47 or a negative gain 48 depending on the state of a switch 46 to generate an acceleration command U53 as input to the controlled system 44. The output of an integrator 54 is the velocity of a controlled system which is also the negative -X255 of the position error velocity. When the switch 46 selects the positive gain 47, it is a negative feedback system, and when the switch 46 selects the negative gain 48, it is a positive feedback system. In each of the structures, the system is unstable. However, the system can be made stable by repeatedly switching between the two structures.
COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供一种低成本，更高效的磁盘伺服控制系统，其补偿与MR读取头相关联的非线性增益变化。 解决方案：位置误差X149根据开关46的状态乘以正增益47或负增益48，以产生加速指令U53作为对受控系统44的输入。积分器54的输出为 受控系统的速度也是位置误差速度的负-X255。 当开关46选择正增益47时，它是负反馈系统，并且当开关46选择负增益48时，它是正反馈系统。 在每个结构中，系统不稳定。 然而，可以通过在两个结构之间重复切换来使系统变得稳定。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP2016531329A

公开(公告)日：2016-10-06

申请号：JP2016541972

申请日：2014-08-04

Applicant: シーラス ロジック,インコーポレイテッドCirrus Logic,Inc. ,  シーラス ロジック,インコーポレイテッドCirrus Logic,Inc.

Inventor： アブドラーザデー ミラーニ、アリ ,  アブドラーザデー ミラーニ、アリ ,  ルー、ヤン ,  チョウ、デイヨン ,  リ、ニン

IPC: G10K11/178 ,  H04M1/60

CPC classification number: G10K11/1788 ,  G10K11/17854 ,  G10K11/17881 ,  G10K11/17885 ,  G10K2210/1081 ,  G10K2210/30232 ,  G10K2210/3045 ,  G10K2210/3049 ,  H03F1/0211 ,  H03F3/181 ,  H03F3/52

Abstract: 処理回路は、(i)リファレンス・マイクロホン信号からアンチノイズ信号を生成する応答を有する適応フィルタであって、応答が前記リファレンス・マイクロホン信号と再生補正エラーとに合わせて成形される、適応フィルタと、(ii)ソース・オーディオ信号の電気的及び音響的経路をモデル化するよう構成され、ソース・オーディオ信号から二次経路推定を生成する応答を有する二次経路推定フィルタと、(iii)再生補正エラーを最小化するように、二次経路推定フィルタの応答を適応させることによって、ソース・オーディオ信号と再生補正エラーとに合わせて二次経路推定フィルタの応答を成形する二次係数制御ブロックと、(iv)ソース・オーディオ信号にノイズ信号を注入するためのノイズ注入部分であって、ノイズ信号が再生補正エラーに基づいて成形される、ノイズ注入部分とを含む。

Abstract translation: 处理电路，和（i）具有从所述参考麦克风信号产生抗噪声信号的响应的自适应滤波器，该响应被成形为配合所述再现修正错误，所述参考麦克风信号，自适应滤波器， （ⅱ）被配置为将源的音频信号的电和声学路径模型，并具有产生从源音频信号次级路径估计的响应的次级路径估计滤波器，（ⅲ）再现纠正错误 的，以便最小化，通过调整所述次级路径估计滤波器的响应，与二次系数控制块来塑造次级路径估计滤波器的根据再现纠正错误和源的音频信号的响应，（ ⅳ）一个噪声注入部用于注入噪声信号到源的音频信号，噪声信号再现校正错误 它形成的基础上，和一个噪声注入部上。

公开(公告)号：JP2015537363A

公开(公告)日：2015-12-24

申请号：JP2015547390

申请日：2013-11-25

Applicant: シーラス ロジック,インコーポレイテッドCirrus Logic,Inc. ,  シーラス ロジック,インコーポレイテッドCirrus Logic,Inc.

Inventor： キング、エリック、ジェイ． ,  ベイカー、ダニエル、ジェイ． ,  メランソン、ジョン、エル．

IPC: H05B37/02

CPC classification number: F21V23/02 ,  H05B33/0815

Abstract: 負荷と、先端的な調光装置によって駆動される電子変圧器の二次巻線との間の整合性を提供する方法及びシステムは、以下を含んでもよい。(a)エネルギーが電子変圧器から利用できると判定することに応答して、電子変圧器から要求された電力値を供給し、それにより、要求された電力値に従って、電子変圧器からエネルギー蓄積装置へエネルギーを伝送するステップ、及び、(b)エネルギー蓄積装置の電圧が、所定の電圧範囲内に調整されるような割合で、エネルギー蓄積装置から負荷までエネルギーを伝送するステップ。

Abstract translation: 负载以及用于提供次级绕组的电子变压器的之间的一致性的方法和系统是由调光器先进驱动可以包括以下内容。 （A）在能量响应于确定可用的从电子变压器请求的电子变压器供电值，从而根据所要求的功率值，从所述电子变压器中的能量存储装置 作为一个预定的电压范围内调整为，从能量存储设备到负载传递的能量传输的能量，和（b）能量存储装置的电压时，以一定的速率。

公开(公告)号：JP2010045865A

公开(公告)日：2010-02-25

申请号：JP2009266866

申请日：2009-11-24

Applicant: Cirrus Logic Inc ,  シーラス ロジック,インコーポレイテッドCirrus Logic,Inc.

Inventor： MELANSON JOHN LAURENCE

IPC: H03K17/16 ,  H03K17/687 ,  H03F1/32 ,  H03F3/217 ,  H03K5/151 ,  H03K17/92 ,  H03K19/00 ,  H03K19/0175 ,  H03K19/0185 ,  H03K19/0948

CPC classification number: H03F1/32 ,  H03F3/2171 ,  H03K5/1515 ,  H03K19/0013 ,  H03K19/018585

Abstract: PROBLEM TO BE SOLVED: To adaptively reduce dead time in a switching circuit (305).
SOLUTION: An apparatus for adaptively reducing dead time in a switching circuit includes: overlap detection circuitry (310) for measuring (406) the dead time/overlap of switches (104, 105); and control circuitry (320) for setting (408) the dead time to the optimum level (407) (generally the minimum possible dead time without any overlap occurring). The dead time/overlap may be detected by measuring the current through switches (501), the current into a power supply (601), the voltage waveform (710, 711, 712) at the switch point, or the average voltage waveform (803) at the switch point. The dead time may be controlled by utilizing delay elements (902, 903) prior to drivers (302, 303) or by utilizing circuitry (302a/320b) to control the driver timing.
COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 要解决的问题：自适应地减少开关电路（305）中的死区时间。 解决方案：用于自适应地减少开关电路中的死区时间的装置包括：重叠检测电路（310），用于测量（406）开关（104,105）的死区时间/重叠; 以及控制电路（320），用于将死区时间设置为（408）至最佳电平（407）（通常为最小可能的死区时间而不发生任何重叠）。 死区时间/重叠可以通过测量通过开关（501）的电流，到电源（601）的电流，开关点处的电压波形（710,711,712）或平均电压波形（803 ）在切换点。 可以通过在驱动器（302,303）之前利用延迟元件（902,903）或利用电路（302a / 320b）来控制驱动器时序来控制死区时间。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：JP2009004095A

公开(公告)日：2009-01-08

申请号：JP2008256797

申请日：2008-10-01

Applicant: Cirrus Logic Inc ,  シーラス ロジック,インコーポレイテッドCirrus Logic,Inc.

Inventor： SUPINO LOUIS ,  ROMANO PAUL M ,  REIFF FRANCIS H

IPC: G11B7/085 ,  G05B13/02 ,  G11B7/09

CPC classification number: G11B7/0946 ,  G05B13/0255 ,  G11B7/08529 ,  G11B7/0908

Abstract: PROBLEM TO BE SOLVED: To provide an optical disk drive servo control system in which sensitivity to a change in parameter is not so high, and transition can be controlled more favorably and the implementing cost of a complex adaptive linear controller is eliminated.
SOLUTION: The optical disk storage system is provided with a sliding mode controller for actuating an optical lead head assembly on an optical disk during focus capturing, focus tracking, track seeking and centerline tracking. The sliding mode controller operates by switching feedback between a positive state and a negative state so as to follow a predetermined phase state track by allocating a certain phase state (e.g., position error or speed of the lead head).
COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供一种光盘驱动器伺服控制系统，其中对参数变化的灵敏度不那么高，并且可以更有利地控制转换，并且消除了复杂的自适应线性控制器的实现成本。 解决方案：光盘存储系统设置有滑动模式控制器，用于在聚焦捕获，聚焦跟踪，跟踪寻找和中心线跟踪期间致动光盘上的光引导头组件。 滑动模式控制器通过在正状态和负状态之间切换反馈来操作，以便通过分配一定的相位状态（例如，引导头的位置误差或速度）来跟随预定的相位状态轨迹。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP2010061799A

公开(公告)日：2010-03-18

申请号：JP2009256586

申请日：2009-11-09

Applicant: Cirrus Logic Inc ,  シーラス ロジック,インコーポレイテッドCirrus Logic,Inc.

Inventor： ROMANO PAUL M ,  SUPINO LOUIS

IPC: G11B21/08 ,  G11B21/10 ,  G11B5/00 ,  G11B5/55 ,  G11B5/596

CPC classification number: G11B5/59683 ,  G11B5/5547 ,  G11B2005/0016

Abstract: PROBLEM TO BE SOLVED: To provide a sliding mode controller for controlling the motion of a magnetoresistive (MR) read head actuated by a voice coil motor over a rotating magnetic disk storage medium. SOLUTION: The magnetic disk 4 includes a plurality of concentric data tracks recorded on the surface, and each data track includes user data and servo data. The sliding mode controller 26 operates by multiplying a head position error phase state and a head position error speed phase state by respective switching gains to force the phase states to follow a predetermined phase state trajectory. The phase state trajectory is defined by a single linear segment , a variable linear segment, multiple linear segments over the entire region of excursion, or optimal parabolic acceleration and deceleration segments. COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 要解决的问题：提供一种滑动模式控制器，用于控制由音圈电机在旋转磁盘存储介质上驱动的磁阻（MR）读头的运动。 解决方案：磁盘4包括记录在表面上的多个同心数据磁道，每个数据磁道包括用户数据和伺服数据。 滑动模式控制器26通过将头部位置误差相位状态和头部位置误差速度相位状态乘以相应的切换增益来操作，以迫使相位状态遵循预定的相位状态轨迹。 相位状态轨迹由单个线性段，可变线性段，整个偏移区域上的多个线性段或优化的抛物线加速和减速段来定义。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：JP2009022054A

公开(公告)日：2009-01-29

申请号：JP2008269125

申请日：2008-10-17

Applicant: Cirrus Logic Inc ,  シーラス ロジック,インコーポレイテッドCirrus Logic,Inc.

Inventor： KASHMIRI ABDUAL ,  ASSAR MAHMUD

IPC: H02J1/00 ,  H03K19/0185 ,  G05F3/24 ,  H03K19/003 ,  H03K19/0175

CPC classification number: H03K19/018521 ,  H03K19/00315

Abstract: PROBLEM TO BE SOLVED: To provide an output circuit capable of generating an output signal with a relatively high voltage level from a chip manufactured by a process in a relatively low voltage level.
SOLUTION: The output circuit has a control-signal logic circuit, a pseudo-ground generating circuit, and an output-signal generating circuit. The control-signal logic circuit receives three-volt data signals from an internal logic circuit in the chip, and generates a control signal as the function of these three-volt data signals. The pseudo-ground generating circuit is connected to the control-signal logic circuit to generate the pseudo-ground level higher than a zero volt and an intermediate output signal, as the function of the control signal generated by the control-signal logic circuit. The output-signal generating circuit is connected to the pseudo-ground generating circuit to generate a five-volt output signal, as the function of the intermediate output signal generated by the pseudo-ground generating circuit. A difference in voltage level in a semiconductor device inside the output circuit always shows below five volt due to generation of the pseudo-ground level.
COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供一种输出电路，其能够从由相对低电压电平的处理制造的芯片产生具有相对高的电压电平的输出信号。 解决方案：输出电路具有控制信号逻辑电路，伪地产生电路和输出信号发生电路。 控制信号逻辑电路从芯片中的内部逻辑电路接收三伏数据信号，并产生作为这三个三伏数据信号的函数的控制信号。 伪地产生电路连接到控制信号逻辑电路，以产生比零电压和中间输出信号高的伪地电平，作为由控制信号逻辑电路产生的控制信号的函数。 输出信号发生电路连接到伪地产生电路，以产生五伏输出信号，作为由伪地产生电路产生的中间输出信号的函数。 输出电路内部的半导体器件的电压电平差异由于产生伪地电平总是低于五伏。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP2008148334A

公开(公告)日：2008-06-26

申请号：JP2007329363

申请日：2007-12-20

Applicant: Cirrus Logic Inc ,  シーラス ロジック,インコーポレイテッドCirrus Logic,Inc.

Inventor： AU FREDERICK SIU-HUANG ,  YOON TONY JIHYUN ,  KATO KEISUKE ,  ZOOK CHRISTOPHER P

IPC: H03M13/29 ,  G06F11/10 ,  G11B20/18 ,  H03M13/15

CPC classification number: H03M13/1515 ,  G11B20/18 ,  G11B20/1833 ,  H03M13/29 ,  H03M13/2909

Abstract: PROBLEM TO BE SOLVED: To provide an efficient error correction processor for correcting a multi-dimensional code comprising a first set of codewords that intersect with a second set of codewords.
SOLUTION: The error correction is carried out by performing iterative passes over the first and second sets of codewords. The individual codewords are corrected using error syndromes which are computed as a function of the codeword data. In the preferred embodiment, the individual codewords are encoded according to a Reed-Solomon code and the error syndromes are computed as the modulo division of the codeword polynomial by the factors of a generator polynomial. To increase the throughput of the error correction processor, a syndrome buffer is employed to facilitate generating the error syndromes for both the first and second sets of codewords concurrently. In this manner, after a pass over the first set of codewords, the error syndromes for the second set of codewords are available for immediate processing.
COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于校正包括与第二组码字相交的第一组码字的多维码的有效纠错处理器。 解决方案：通过在第一组和第二组码字上进行迭代过程来进行纠错。 使用作为码字数据的函数计算的误差综合征校正各个码字。 在优选实施例中，根据Reed-Solomon码对各个码字进行编码，并且通过生成多项式的因子，计算错误校正子作为码字多项式的模除。 为了增加纠错处理器的吞吐量，采用校正子缓冲器以便于同时产生第一和第二组码字的错误综合征。 以这种方式，在经过第一组码字之后，用于第二组码字的错误综合征可用于立即处理。 版权所有（C）2008，JPO＆INPIT