-
公开(公告)号:JP2017535075A
公开(公告)日:2017-11-24
申请号:JP2017520461
申请日:2015-10-27
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: ジャスティン ヒロキ サトウ, , ジャスティン ヒロキ サトウ, , グレゴリー アレン ストム, , グレゴリー アレン ストム,
IPC: H01L21/76
CPC classification number: H01L21/76224 , H01L21/02164 , H01L21/0217 , H01L21/02238 , H01L21/02274 , H01L21/02282 , H01L21/30604 , H01L21/31051 , H01L21/31053 , H01L21/31055 , H01L21/31116 , H01L21/31138 , H01L21/76202 , H01L29/0649
Abstract: 部分的に平坦化された有機ケイ酸塩(DUO)の層が、シャロートレンチアイソレーション(STI)がHDP酸化物で充填された後、シリコンウエハ上の高密度プラズマ(HDP)酸化物の層上にスピンコーティングされる。次いで、DUO層は、特定の選択性においてDUOおよび高密度プラズマ(HDP)酸化物をエッチングするように具体的に調整された特殊プロセスを使用してエッチングされる。ウエハトポグラフィのより高い区域(活性Si区域)は、より薄いDUOを有し、エッチングプロセスが進むにつれて、これらの区域(活性Si区域)内のHDP酸化物を通してエッチングし始める。エッチングプロセスは、特定の深度に達した後、窒化ケイ素酸化層に触れる前に停止される。DUOは、除去され、標準的化学機械研磨(CMP)が、シリコンウエハ上で行われる。CMPステップ後、窒化ケイ素は、除去され、フィールド酸化物間のシリコン基板を露出する。
-
公开(公告)号:JP2017531418A
公开(公告)日:2017-10-19
申请号:JP2017519887
申请日:2015-10-16
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: スコット ディアボーン, , スコット ディアボーン, , クリフ エリソン, , クリフ エリソン,
IPC: H02M3/155
CPC classification number: G01R19/0046 , H02M3/156 , H02M3/158 , H02M3/1588 , H02M2001/0009 , Y02B70/1466
Abstract: サンプルホールド回路が、パルス幅変調(PWM)周期のローサイド部分の実質的に中間(ローサイドスイッチON中の50パーセント点)において、バックスイッチモード電源(SMPS)のインダクタを通って流れる電流のサンプルを取得する。ローサイドONの50%点中にSMPSインダクタを通る電流のこのサンプルは、SMPSの「平均」電流または「DC出力」電流とみなされ、全く同一のローサイドONの50%において毎回取得され得る。一定電流源およびシンクが、電圧電荷が高速電圧比較器によって監視されるタイミングコンデンサを充電および放電するために使用されることにより、正確なサンプルタイミングを提供する。
-
公开(公告)号:JP2017520829A
公开(公告)日:2017-07-27
申请号:JP2016570076
申请日:2015-06-05
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: ブライアン クリス, , ブライアン クリス,
IPC: G06F15/78
CPC classification number: G06F13/287 , G06F13/385 , G06F15/7814 , H03K19/1732
Abstract: 組み込みデバイスは、複数のプロセッサコアを有し、複数のプロセッサコアの各々は、複数の周辺デバイスを有し、各周辺デバイスは、出力を有する。さらに、複数の割り当て可能外部ピンを伴う筐体、および各割り当て可能外部ピンのための保護されたピン所有権論理が提供され、保護されたピン所有権論理は、関連付けられた割り当て可能外部ピンの出力機能を複数のプロセッサコアのうちの1つのみに割り当てるようにプログラム可能であるように構成されている。
-
公开(公告)号:JP2017515330A
公开(公告)日:2017-06-08
申请号:JP2016556771
申请日:2015-04-21
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: ラルフ メイソン, , ラルフ メイソン, , アンドリュー バーンズ, , アンドリュー バーンズ, , チェンビン ファン, , チェンビン ファン,
CPC classification number: H04W52/0241 , H04L45/026 , H04W8/005 , H04W76/023 , Y02D70/00 , Y02D70/142 , Y02D70/144
Abstract: ワイヤレスメディアネットワークでは、ソースデバイスは、無線周波数(RF)ワイヤレスチャネルを経由して、エンターテインメントコンテンツをシンクデバイスに提供する。ソースデバイスは、シンクデバイスが登録トリガパケットを伝送することによって、またはある閾値を上回る信号強度を有することによって起動されるまで、受信のみのクワイエット登録モードに入り、それによって、他のワイヤレスデバイスとの共存を改善することができる。ソースデバイスは、シンクデバイスによって起動されると、クワイエット登録モードからアクティブ登録モードに変化する。
-
公开(公告)号:JP2017515197A
公开(公告)日:2017-06-08
申请号:JP2016557237
申请日:2015-04-30
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: アティシュ ゴーシュ, , アティシュ ゴーシュ, , ドナルド エル. パーキンズ, , ドナルド エル. パーキンズ, , ブリガム スティール, , ブリガム スティール,
CPC classification number: G06F13/4282 , G06F2213/0042 , G06F2213/3812 , H02J7/0052
Abstract: ユニバーサルシリアルバス(USB)ハブは、下流ポートから上流ポートに切り替えられるように構成されている第1のポートと、複数の他のポートと、コントローラとを含み、コントローラは、取り付けられたデバイスからのコマンドに応答して、第1のポートの機能を下流ポートから上流ポートに切り替えるように構成され、さらに、複数の他のポートのうちの少なくとも1つをデータおよび充電ポートから充電専用ポートに切り替えるように構成されている。
-
公开(公告)号:JP2017507416A
公开(公告)日:2017-03-16
申请号:JP2016549543
申请日:2015-03-02
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: アンドレアス ドルフナー, , アンドレアス ドルフナー,
IPC: G06F3/01 , G06F3/0346 , G06F3/0354 , G06F3/041 , G06F3/044
CPC classification number: G06F3/0488 , G06F3/011 , G06F3/041 , G06F3/0412 , G06F3/042 , G06F3/043 , G06F3/044 , G06F3/045 , G06F3/04815 , G06F2203/04101 , G06F2203/04106 , G06F2203/04108 , G06F2203/04808
Abstract: 本開示は、ヒューマンデバイスインターフェース、特に、3次元(3D)ジェスチャ検出に関する。処理システムと、処理システム内に統合され、処理システムと結合される、入力デバイスと、処理システムと統合され、入力デバイスの上方の面積を監視するように構成される、センサ配列と、センサ配列と結合され、所定の入力アクションを検出する、コントローラとを伴い、コントローラは、処理システムと結合され、所定の入力アクションは、入力デバイスからの入力と組み合わせられる、システム。
-
公开(公告)号:JP2017500618A
公开(公告)日:2017-01-05
申请号:JP2016517480
申请日:2014-10-07
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: アティシュ ゴーシュ, , アティシュ ゴーシュ,
IPC: G06F3/00 , G06F13/38 , H03K19/0175
CPC classification number: H03K19/0002 , G06F13/4068
Abstract: それぞれ、集積回路デバイスの外部ピンと接続される、データ出力ドライバ、データ入力ドライバ、制御可能プルアップ抵抗器、制御可能プルダウン抵抗器を有する、少なくとも1つの制御可能入出力ポートを伴う集積回路デバイス内の構成を制御するための方法は、プルアップ抵抗器のみを有効にし、第1のビットとしてデータ入力ドライバを通して関連入力を読み取るステップと、プルダウン抵抗器のみを有効にし、第2のビットとしてデータ入力ドライバを通して関連入力を読み取るステップと、第1のポートをトライステートし、別のビットとしてデータ入力ドライバを通して関連入力を読み取るステップと、読み取られたビットから値を符号化するステップと、符号化された値からファームウェア動作を判定するステップとを有する。
Abstract translation: 每一个连接到该集成电路装置中,所述数据输出驱动器,所述数据驱动器输入的,可控的上拉电阻器,可控具有下拉电阻器,一个外部引脚中的集成电路器件具有至少一个可控的输出端口 用于控制配置方法,使仅上拉电阻,并通过数据输入驱动器作为第一比特读取相关联的输入的步骤中,以使仅下拉电阻,数据输入驱动器作为第二位 通过第一端口的三态读取相关联的输入的步骤;以及通过所述数据输入驱动器作为另一个位读取相关联的输入的步骤,以及从读出位编码值编码值的步骤 并从确定固件操作。
-
公开(公告)号:JP2016510547A
公开(公告)日:2016-04-07
申请号:JP2015553819
申请日:2014-01-16
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: キース カーティス, , キース カーティス, , ファニー ドゥベンヘイジ, , ファニー ドゥベンヘイジ,
IPC: H03K17/965 , G06F3/02 , G06F3/041 , G06F3/044 , H01H36/00
CPC classification number: G06F3/044 , H03K17/962 , H03K17/9622 , H03K17/975 , H03K17/98 , H03K2017/9602 , H03K2217/9653
Abstract: 物理的力容量式タッチセンサは、基板上の容量センサ要素と、容量センサ要素にわたる物理的に変形可能な電気絶縁スペーサと、物理的に変形可能な電気絶縁スペーサにわたる伝導性変形可能平面とを備える。保護変形可能幕面が、伝導性変形可能平面にわたって設置され、物理的および耐候性保護のための環境シールを提供してもよいが、容量式タッチセンサの動作に不可欠ではない。背面照明が、容量式タッチセンサ内の光透過層を通して遂行される。伝導性変形可能平面が、容量式タッチセンサ要素に向かって変位されるとき、容量式タッチセンサ要素の静電容量値が変化し、その変化は、検出され、作動信号として使用されてもよい。
Abstract translation: 物理力的电容式触摸传感器包括在可能的导电变形面在基板上的电容式传感器元件,并在电容式传感器元件物理地变形电绝缘间隔物,并且在物理上可变形的电绝缘间隔件 。 保护变形幕表面被放置在导电变形面可以提供用于物理和天气保护的环境密封,但不是所述电容式触摸传感器的操作是必不可少的。 背光是通过在触摸传感器上的光透射层的电容进行。 导电变形面,当向着所述电容式触摸传感器元件位移时,改变所述电容性触摸传感器元件的电容值,当检测到的变化,可被用作激活信号。
-
公开(公告)号:JP2016502799A
公开(公告)日:2016-01-28
申请号:JP2015542805
申请日:2013-11-15
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: ショーン ステイシー スティードマン, , ショーン ステイシー スティードマン, , ジーク ランドストラム, , ジーク ランドストラム, , クリスチャン ニコラエ グローザ, , クリスチャン ニコラエ グローザ, , セバスチャン ダン コパチアン, , セバスチャン ダン コパチアン, , ハートノ ダーマワスキタ, , ハートノ ダーマワスキタ,
CPC classification number: G06F1/06 , G06F12/00 , G06F13/1694 , H03K5/05 , H03K5/1515 , H03K7/08 , H03L7/089 , H03L7/10 , Y02D10/14
Abstract: 相補出力ジェネレータ(COG)モジュールは、立ち上がりおよび立ち下がりイベントソースによって判定される少なくとも2つの相補出力を発生させる。COGモジュールの単純構成では、立ち上がりおよび立ち下がりイベントソースは、所望の周期およびデューティサイクルを有する信号である、同一の信号である。COGモジュールは、本単一信号入力を二重相補出力に変換する。二重出力の周波数およびデューティサイクルは、実質的に、単一入力信号のものに一致する。ブランキングおよびデッドバンド時間が、相補出力間に導入されてもよく、二重相補出力はまた、位相遅延されてもよい。加えて、COGモジュールは、半波および全波ブリッジ電源用途を制御するために、最大4つの出力を提供してもよい。
Abstract translation: 互补输出发生器(COG)模块产生的至少两个互补输出由上升和下降的事件源确定。 在COG模块,事件源上升和下降的简单的结构是具有所期望的周期和占空比,相同的信号的信号。 COG模块输入到双互补输出单个信号转换。 双输出的频率和占空比是所述单个输入信号的基本一致。 消隐和死区时间,也可以在互补输出之间引入,双互补输出也可以是相位延迟。 此外,COG模块,以控制所述半波和全波桥式电源应用中,可提供多达四个输出。
-
公开(公告)号:JP2015516099A
公开(公告)日:2015-06-04
申请号:JP2015511621
申请日:2013-05-07
Applicant: マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated , マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated
Inventor: ケビン キルザー, , ケビン キルザー, , ジャスティン ミルクス, , ジャスティン ミルクス, , スンダール バラスブラマニアン, , スンダール バラスブラマニアン, , トーマス エドワード パーム, , トーマス エドワード パーム, , クシャラ ジャバガル, , クシャラ ジャバガル,
IPC: G06F11/28
CPC classification number: G06F11/3636 , G06F11/3648
Abstract: デバッグ能力を伴うプロセッサデバイスは、中央処理ユニットと、インタラプトコントローラと、インタラプトが生じたことを示す第1のモードまたはコードの通常実行を示す第2のモードに設定されるように動作可能なステータスユニットと、該ステータスユニットと連結され、構成可能ブレークポイントを備える、デバッグユニットであって、ブレークポイントが、デバイスがインタラプトサービスルーチンにおいて動作している場合のみ、アクティブ化されるという条件が設定されることができる、デバッグユニットとを有する。
Abstract translation: 与调试能力,所述中央处理单元和一个中断控制器,并且可操作状态单元的处理器设备,以被设定为所述第二模式指示第一模式或代码的正常执行指示已经发生了中断 如果,加上状态单元包括可配置断点,调试单元,断点只有当装置在中断服务程序中操作时,被激活时,设定的条件 这是和一个调试单元。
-
-
-
-
-
-
-
-
-