公开(公告)号：JP2019021950A

公开(公告)日：2019-02-07

申请号：JP2018213077

申请日：2018-11-13

Applicant: SOCIONEXT INC

Inventor： SHINBO HIROYUKI

IPC: H01L21/82 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8238 ,  H01L27/04 ,  H01L27/092 ,  H01L29/78

Abstract: 【課題】所望の駆動能力に容易に調整可能にする。【解決手段】NAND回路を備えた半導体集積回路は、出力ノードnoutとグランドに接続されたノードn12との間に直列に接続されたN型トランジスタTn11,Tn12と、出力ノードnoutと電源との間に並列に接続されたP型トランジスタTp11,Tp12とを備える。N型トランジスタTn11は、同一のゲート長および同一のゲート幅を有するn個(n≧1)のフィン型トランジスタからなり、ゲートが入力ノードnin1に接続されている。N型トランジスタTn12は、同一のゲート長および同一のゲート幅を有するm個(m>n)のフィン型トランジスタからなり、ゲートが入力ノードnin2に接続されている。【選択図】図1

公开(公告)号：JP2015179383A

公开(公告)日：2015-10-08

申请号：JP2014056268

申请日：2014-03-19

Applicant: FUJITSU LTD ,  SOCIONEXT INC

Inventor： OBARA TOSHIKI ,  FUJITA TAKASHI ,  KOTEGAWA HIROHISA ,  HASUMI NAONOBU

IPC: G06F17/50

Abstract: 【課題】消費電力を高速に算出する。【解決手段】電力見積装置10が、電力見積対象装置の性能情報の値に応じた消費電力の予測式を算出し(ステップS2)、その予測式に、電力見積対象装置でのタスクの実行時のタスクごとの電力見積対象装置の性能情報の実測値を適用して、タスクごとの電力見積対象装置の消費電力を算出する(ステップS4)。これにより、タスクごとの性能情報を算出しなくてもよくなり、消費電力を高速に算出できるようになる。【選択図】図1

公开(公告)号：JP2017079451A

公开(公告)日：2017-04-27

申请号：JP2015207970

申请日：2015-10-22

Applicant: 株式会社ソシオネクスト ,  Socionext Inc

Inventor： ARIGA KENTA ,  MIZUNO YASUHIRO ,  YOSHIOKA MASATO

IPC: H03M1/14 ,  H03M1/46

CPC classification number: H03M1/38 ,  H03M1/46

Abstract: 【課題】低電圧および高速動作が可能で、比較器による入力信号電圧と内部DACの出力の判定誤りを補償することができるA/D変換器、A/D変換方法および半導体集積回路の提供を図る。【解決手段】MおよびNを2以上の整数として、上位Mビットの変換を担う容量DAC1と、下位Nビットの変換を担う抵抗DAC2と、前記容量DACと前記抵抗DACの間に設けられた第1容量素子C0Bと、入力信号電圧VINを、前記容量DACから出力された電圧VTOPと比較する比較器CMPと、を有するA/D変換器であって、前記抵抗DACは、Nビットの分解能B[2:0]に加えて、冗長ビットB1R,B1Sによる重みを加減算して生成した電圧を出力する。【選択図】図6

公开(公告)号：JP2016004416A

公开(公告)日：2016-01-12

申请号：JP2014124269

申请日：2014-06-17

Applicant: SOCIONEXT INC

Inventor： OBARA TOSHIKI ,  HASUMI NAONOBU ,  KOTEGAWA HIROHISA

IPC: G06F17/50 ,  G06F1/28

Abstract: 【課題】タスクの実行による装置の消費電力値をより正確に算出する電力ライブラリの生成方法、電力ライブラリ生成装置、電力ライブラリの生成プログラムを提供する。【解決手段】処理部が、対象のハードウェアに搭載された複数のデバイスに含まれるプロセッサが実行する、タスクを呼び出すAPI(Application Programming Interface)ごとに、前記APIのパラメータが参照する前記デバイスの情報を有する第1の情報と、前記デバイスの仕様情報を有する第2の情報とに基づいて、前記パラメータに対応する前記デバイスの消費電力値を示す追加項を抽出し、前記タスクの消費電力値を算出する算出式に前記追加項を追加する算出式生成工程と、前記処理部が、前記算出式の前記追加項の値を算出し、前記タスクの消費電力値を算出するライブラリ生成工程と、有する。【選択図】図11

公开(公告)号：JP2019091946A

公开(公告)日：2019-06-13

申请号：JP2019043628

申请日：2019-03-11

Applicant: SOCIONEXT INC

Inventor： SUZUKI TERUO

IPC: H01L21/822 ,  H01L21/8238 ,  H01L21/8249 ,  H01L27/04 ,  H01L27/06 ,  H01L27/092 ,  H03K17/08 ,  H03K17/16 ,  H03K19/003

Abstract: 【課題】複数のドメインを有し、小さなESD保護回路で良好なESD保護が行われる半導体装置の実現を図る。【解決手段】第1高電源線61および第1低電源線60を有する第1ドメインと、前記第1高電源線から分離した第2高電源線63および、前記第1低電源線から分離した第2低電源線62を有する第2ドメインと、前記第1ドメインからの信号が入力され、前記第2ドメインに信号を出力する第1中継回路71と、を有し、前記第1中継回路は、前記第1低電源線および前記第2高電源線に接続する第1差動回路を有する。【選択図】図17

公开(公告)号：JP2017092667A

公开(公告)日：2017-05-25

申请号：JP2015219247

申请日：2015-11-09

Applicant: 株式会社ソシオネクスト ,  Socionext Inc

Inventor： TSUKAMOTO YOSUKE

IPC: H03K19/00 ,  G05F1/56 ,  H03K17/693

CPC classification number: H03K3/012 ,  H02J4/00 ,  H03K19/0016

Abstract: 【課題】アンダーシュートの発生を抑制する。【解決手段】電圧調整回路2は、回路部6と電源電圧VDDが印加される電源線2cとの間に並列に接続されるスイッチ2a1〜2anを含み、目標値Vrefと回路部6へ供給する電源電圧VVDDとの比較結果に基づき、スイッチ2a1〜2anのうちオフするスイッチ数を変え、電源電圧VDDを基に生成される電源電圧VVDDの大きさを調整する。制御回路4は、記憶回路3に記憶されている、回路部6が第1の状態よりも低い消費電力状態となる第2の状態のときの回路部6の電源端子6a,6b間の電流値、電源電圧VVDDが第1の値から第2の値へ変化する時間tn、第1の値、第2の値及び1つのスイッチのオンオフの切り替わりで変化する電源電圧VVDDの電位差ΔVに基づき、回路部6が第1の状態から第2の状態に遷移するときに電圧調整回路2がオフするスイッチ数を増やすタイミングの間隔を決定する。【選択図】図1

公开(公告)号：KRDM095118S

公开(公告)日：2016-10-12

申请号：KRDM095118S

申请日：2016-10-12

Applicant: SOCIONEXT INC. C932023

Designer： KOBAYASHI Mari, c/o Socionext Inc., *-**-**, Shin-Yokohama, Kohoku-ku, Yokohama-shi, Kanagawa ***-****, Japan ,  KANAZASHI Kazuyuki, c/o Socionext Inc., *-**-**, Shin-Yokohama, Kohoku-ku, Yokohama-shi, Kanagawa ***-****, Japan

公开(公告)号：DE112016003106T5

公开(公告)日：2018-05-03

申请号：DE112016003106

申请日：2016-02-29

Applicant: SOCIONEXT INC

Inventor： TAKAGI HIROAKI ,  YONEDA NAOTO ,  ADACHI NAOTO ,  TAMAMURA MASAYA ,  INOUE AMANE

IPC: A61B8/14

Abstract: Ein Ultraschallbild-Erzeugungssystem hat eine Tastkopfeinheit mit einer Ultraschalleinheit, die ausgestaltet ist zum Senden und Empfangen eines Ultraschallsignals, einer Ansteuersteuerungs-/Signalverarbeitungseinheit, die ausgestaltet ist zum Erzeugen eines Ultraschallbildsignals mittels Verarbeitung eines empfangenen Signals der Ultraschalleinheit als auch zum Erzeugen eines Ansteuersignals, das an die Ultraschalleinheit geliefert wird, und einer tastkopfseitigen Drahtloskommunikationseinheit; und ein Endgerät mit einer endgerätseitigen Drahtloskommunikationseinheit, die ausgestaltet ist zum drahtlosen Kommunizieren mit der tastkopfseitigen Drahtloskommunikationseinheit, einer Anzeigeeinheit, die ausgestaltet ist zum Anzeigen eines Ultraschallbildes auf Grundlage des Ultraschallbildsignals, und einer Bedienungseinheit, die ausgestaltet ist zum Eingeben einer allgemeinen Messinformation, wobei die Tastkopfeinheit eine Steuerinformation-Bestimmungseinheit hat, die ausgestaltet ist zum Bestimmen einer Steuerinformation, die erforderlich ist für eine Erzeugung des Ansteuersignals und eine Verarbeitung des empfangenen Signals, aus der von dem Endgerät gesendeten allgemeinen Messinformation.

公开(公告)号：DE102010047609B4

公开(公告)日：2017-03-16

申请号：DE102010047609

申请日：2010-10-07

Applicant: FUJITSU LTD ,  SOCIONEXT INC

Inventor： KOIDE MASATERU ,  MIZUTANI DAISUKE ,  INOUE AIICHIRO ,  YAMASHITA HIDEO ,  YAMAZAKI IWAO ,  KATO MASAYUKI ,  UENO SEIJI ,  IMAMURA KAZUYUKI

IPC: H01L23/50 ,  H01L25/065

Abstract: Multichipmodul mit: einer Basisplatte (10); einer Verdrahtungsplatte (20), die auf der Basisplatte (10) angeordnet ist und die eine Platte (22) und eine Verdrahtungsschicht (24), innerhalb der ein auf der Platte (22) angeordnetes Verdrahtungsmuster (26a) angeordnet ist, enthält; und einer Vielzahl von Chips (30A bis 30D), die auf der Verdrahtungsplatte (20) angeordnet sind, wobei jeder von der Vielzahl von Chips (30A bis 30D) mit wenigstens einem der anderen Chips (30A bis 30D) verbunden ist und die Vielzahl von Chips (30A bis 30D) und die Basisplatte (10) durch Durchgangslöcher (22a) elektrisch miteinander verbunden sind, die innerhalb der Verdrahtungsschicht (24) und der Platte (22) vorgesehen sind, wobei die Vielzahl der Chips vier Chips (30A bis 30D) enthält, die matrixartig angeordnet sind, und jeder der Chips (30A bis 30D) mit wenigstens einem der anderen Chips (30A bis 30D) über das Verdrahtungsmuster (26a) in einem Bereich verbunden ist, wo alle vier Chips (30A bis 30D) aneinandergrenzen, und wobei erste Pads mit einer ersten Dichte und zweite Pads mit einer zweiten Dichte, die niedriger als die erste Dichte ist, auf den unteren Flächen der Vielzahl von Chips (30A bis 30D) angeordnet sind, die ersten Pads mit dem Verdrahtungsmuster (26a) elektrisch verbunden sind und die zweiten Pads mit der Basisplatte (10) über die Durchgangslöcher (22a) elektrisch verbunden sind.

公开(公告)号：DE102016208849B4

公开(公告)日：2022-09-08

申请号：DE102016208849

申请日：2016-05-23

Applicant: SOCIONEXT INC

Inventor： KANO HIROYUKI ,  AOSHIMA TAKANORI ,  UKAI HIROAKI ,  KOJIMA KAZUMI

IPC: G06F13/16 ,  G06F1/12 ,  G06F11/24 ,  G06F11/27 ,  G06F11/277 ,  G06F12/02 ,  G11C7/10 ,  G11C7/22

Abstract: Ein Empfangsschaltkreis (24), umfassend:einen Steuersignal-Erzeugungsschaltkreis (35), welcher erzeugtein erstes Freigabesignal (EN1 (CPO; CP1; CP2; CP3; CN0; CN1; CN2; CN3)) basierend auf einem Strobe-Signal (DQSd),ein Hinweissteuersignal (PCNT) basierend auf einem Auslesesteuersignal (RCNT), einem Übertragungseinstellwert (FSP) und einem Kerntaktsignal (CKc) undein zweites Freigabesignal (EN2 (C00; C01; C02; C03)), basierend auf dem Hinweissteuersignal (PCNT) und dem Kerntaktsignal (CKc);einen ersten asynchronen Übertragungsschaltkreis (33), welcher Empfangsdaten (RDQ) basierend auf dem ersten Freigabesignal (EN1) und dem Strobe-Signal (DQSd) hält und zu den gehaltenen Empfangsdaten (RDQ) gehörige Ausgabedaten (CD) basierend auf dem zweiten Freigabesignal (EN2) und dem Kerntaktsignal ausgibt (CKc);einen Musterdaten-Erzeugungsschaltkreis (36), welcher Bestimmungsmusterdaten (TD) aus dem ersten Freigabesignal (EN1) erzeugt und eine Logik der Bestimmungsmusterdaten (TD) entsprechend einer Änderung in dem ersten Freigabesignal (EN1) invertiert;einen zweiten asynchronen Übertragungsschaltkreis (37), welcher die Bestimmungsmusterdaten (TD) basierend auf dem ersten Freigabesignal (EN1) und dem Strobe-Signal (DQSd) hält und zu den gehaltenen Bestimmungsmusterdaten (TD) gehörige Bestimmungsdaten (CT) basierend auf dem zweiten Freigabesignal (EN2) und dem Kerntaktsignal (CKc) ausgibt;einen Bestimmungsschaltkreis (38), welcher einen Zeitpunkt zum Erzeugen des Hinweissteuersignals (PCNT) basierend auf den von dem zweiten asynchronen Übertragungsschaltkreis (37) ausgegebenen Bestimmungsdaten (CT) bestimmt; undeinen Einstellwert-Berechnungsschaltkreis (39), welcher den Übertragungseinstellwert (FSP) basierend auf einem Bestimmungsergebnis (EX) des Bestimmungsschaltkreises (38) berechnet.