中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1909 records (took 0.052 seconds)

    A manufacturing method of a semiconductor integrated circuit device and the semiconductor chip prototype including revision number indicating the design version of the device
    1.
    发明专利
    A manufacturing method of a semiconductor integrated circuit device and the semiconductor chip prototype including revision number indicating the design version of the device 审中-公开

    公开(公告)号：JP2011505076A

    公开(公告)日：2011-02-17

    申请号：JP2010535442

    申请日：2007-12-10

    Applicant: エステ−エリクソン・ソシエテ・アノニムSt−Ericsson Sa

    Inventor： デイビッド・リンチ

    IPC: H01L21/82 ,  H01L21/822 ,  H01L27/04

    CPC classification number: H01L23/544 ,  H01L2223/5444 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: 多数の導体層および導体層間にある多数のビア層を有する半導体チップを備えた半導体集積回路デバイスにおいて、チップの小さなエリアに、改訂番号(revision number)レジスタとして機能する経路選定(routing)マトリクス（１０）が設けられる。 経路選定マトリクスは、チップの各金属層において、導体トラック（Ｍ１〜Ｍ７；（Ｍ−１）１〜（Ｍ−１）５）を有するマトリクスブロック（２０）を含む。 各金属層でのトラックは、隣接する金属層でトラック方向と異なる個別の方向に走っており、金属層の連続した各ペアのトラックが互いに交差している。 連続した金属層間にある各ビア層において、マトリクスブロック（２０）は、個々のビア層の各側において、隣接した金属層でのトラックを相互接続するビア（Ｖ１，Ｖ２；Ｖ３，Ｖ４が選択的に配置される。各金属層でのトラックは、ソーストラックと出力トラックとを備える。ソーストラックは、逆極性の論理レベルソース（ＶＤＤ，ＶＳＳ）とそれぞれ連結される。出力トラックは、経路選定マトリクスブロックにおけるこれらの個々の接続に応じて、ハイまたはローの論理レベルを供給ラインへ運ぶレジスタ出力（１２ＭＡ，１２ＭＢ，１２ＶＡ，１２ＶＢ）を提供する。この配置により、チップの初期回路において変更が必要な場合、初期回路において変更した個々の金属層またはビア層における経路選定マトリクスの導体トラックの相互接続を変更することによって、新しい改訂番号出力が発生可能である。

Patent Agency Ranking