-
公开(公告)号：JP5778782B2
公开(公告)日：2015-09-16
申请号：JP2013550732
申请日：2011-01-31
Applicant: シリコン・ラボラトリーズ・インコーポレイテッド , SILICON LABORATORIES INC.
Inventor： ジャーン、リーガーン , ウー、リヤーン
CPC classification number: H03J3/185
-
公开(公告)号：JP2008505421A
公开(公告)日：2008-02-21
申请号：JP2007520390
申请日：2005-06-29
Inventor： アルファーノ、イー・ドナルド , フェルナルド、ケニス・ダブリュ
CPC classification number: G06F1/3203
Abstract: スタンドアロンのリアルタイムクロック（ＲＴＣ）を有するマイクロコントローラユニット（ＭＣＵ）が開示される。 ＭＣＵは、デジタル情報を受け取り、且つ受け取ったデジタル情報を処理するための処理回路を備える。 主クロック回路が、処理回路のためのタイミングを提供する。 供給制御回路が、処理回路及び主クロック回路への電力を制御して、少なくとも、供給源電圧入力から全電力レベルを引き出す全電力モード及び供給電圧入力から全電力レベルよりも低い電力レベルを引き出す削減電力モードで動作するように、処理回路及び主クロック回路の動作を制御する。 スタンドアロンのＲＴＣ回路も提供され、このＲＴＣ回路は、主クロック回路とは独立に動作するＲＴＣクロック回路を含む。 ＲＴＣクロック回路によってクロック制御を受けるタイマは、出力用の記憶された時間値をインクリメントするように動作することができ、ＲＴＣクロック回路は、規定された時間基準を有する。 入出力（Ｉ／Ｏ）デバイスが、タイマによって出力された結果への処理回路によるアクセスを提供する。 電力管理回路部が、ＲＴＣクロック回路、タイマ、及びＩ／Ｏデバイスが、処理回路部及び主クロック回路の動作の電力モードにかかわらず動作するように、スタンドアロンのＲＴＣ回路への電力を管理する。
-
公开(公告)号：JP2008502215A
公开(公告)日：2008-01-24
申请号：JP2007515541
申请日：2005-06-02
Inventor： デュピュイ、ティモシー
CPC classification number: H01L23/66 , H01L24/05 , H01L24/06 , H01L24/48 , H01L24/49 , H01L2224/0401 , H01L2224/04042 , H01L2224/05554 , H01L2224/05599 , H01L2224/48011 , H01L2224/48095 , H01L2224/48137 , H01L2224/48247 , H01L2224/48464 , H01L2224/49171 , H01L2224/49175 , H01L2224/85399 , H01L2924/00014 , H01L2924/01005 , H01L2924/01014 , H01L2924/01015 , H01L2924/01023 , H01L2924/01027 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/1204 , H01L2924/12041 , H01L2924/13055 , H01L2924/13091 , H01L2924/14 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/3025 , H04L25/0268 , H01L2224/45099 , H01L2924/00012 , H01L2924/00
Abstract: 回路パッケージは、機能回路部を含む第１および第２のユニットを含む。 少なくとも１つのＲＦ絶縁リンクが、第１のユニットと第２のユニットとを相互接続し、第１のユニットと第２のユニットとの間の電圧絶縁を提供する。 このＲＦ絶縁リンクは、第１の周波数と第２の周波数との間で掃引されるＲＦ搬送波信号を使用して、第１のユニットと第２のユニットとの間にデータを提供する。
-
公开(公告)号：JP2014507886A
公开(公告)日：2014-03-27
申请号：JP2013550732
申请日：2011-01-31
Inventor： ジャーン、リーガーン , ウー、リヤーン
CPC classification number: H03J3/185
Abstract: レシーバは、アンテナからのラジオ周波数信号を受信するための入力端子と、前記入力端子に接続された入力、少なくとも１つの制御入力、及び出力端子を含む同調可能回路とを含んでいる。 前記同調可能回路は、前記入力端子に接続された第１電極、及び電源端子に接続された第２電極を有する、バラクタを含んでいる。 前記レシーバは、前記出力端子と前記少なくとも１つの制御入力に接続された制御回路をさらに含む。 前記制御回路は、ラジオチャンネル選択を受信するとともに、前記同調可能回路に関連付けられた所定のインダクタンスに基づいて、前記ラジオチャンネル選択に応じて、前記バラクタのキャパシタンスを求める。
-
公开(公告)号：JP2008535387A
公开(公告)日：2008-08-28
申请号：JP2008504159
申请日：2006-03-22
Inventor： エルドリッジ，アダム，ビー , ホアン，ユンテン
CPC classification number: H03L7/07 , H03L7/0814 , H03L7/197 , H03L7/1976 , H04L7/005 , H04L7/033
Abstract: 本発明の実施形態により、例えばクロック・データ・リカバリ（ＣＤＲ）回路などのデータ伝送装置における、ジッタ耐性レベル及びジッタ転送レベルの独立した設定、及びジッタ生成の低減が提供される。 このアーキテクチャにより、様々な用途での使用に対して再構成可能な回路が提供され得る。 このアーキテクチャは、例えば３ループ構造といった複数のループを有する構造を含み得る。
-
Patent Agency Ranking6.发明专利
公开(公告)号：DE102017126901B4
公开(公告)日：2024-10-24
申请号：DE102017126901
申请日：2017-11-15
Applicant: SILICON LABORATORIES INC
Inventor： DUPUIS TIMOTHY J , SONNTAG JEFFREY L , XIAO JINWEN
Abstract: Verfahren, umfassend:Bestimmen, auf Basis einer Kalibrierungsoperation (601), einer Kalibrierungsladung, pro Impuls von einer Batterie (104, 401) gezogen, die eine Eingangsspannung an einen impulsfrequenzmodulierten DC-DC-Wandler (101), PFM-DC-DC-Wandler (101), liefert, wobei während mindestens eines Teils der Kalibrierungsoperation (601) eine Kalibrierungsstromlast (215, 409) zu einer Systemstromlast des PFM-DC-DC-Wandlers (101) hinzugefügt wird;Bestimmen einer Arbeitsbatteriespannung;während der Operation, Zählen einer Anzahl von Impulsen entsprechend Schaltereignissen, die in dem PFM-DC-DC-Wandler (101) mit der Arbeitsbatteriespannung assoziiert auftreten; undBestimmen einer von der Batterie (104, 401) während der Anzahl von Impulsen gezogenen Ladung mindestens teilweise auf Basis der Arbeitsbatteriespannung, der pro Impuls gezogenen Kalibrierungsladung und der Anzahl von Impulsen.
-
7.发明专利用於積體電路之數位介面和相關事件管理器 DIGITAL INTERFACE AND RELATED EVENT MANAGER FOR INTEGRATED CIRCUITS 审中-公开用于集成电路之数码界面和相关事件管理器 DIGITAL INTERFACE AND RELATED EVENT MANAGER FOR INTEGRATED CIRCUITS
公开(公告)号：TW200644424A
公开(公告)日：2006-12-16
申请号：TW095114703
申请日：2006-04-25
Applicant: 希里康實驗室股份有限公司 SILICON LABORATORIES INC.
Inventor： 格林 布萊恩D. GREEN, BRIAN D. , 亞迪瑞迪 沙哈里 ADIREDDY, SRIHARI , 林 萊桑德 LIM, LYSANDER , 甘地 倫基蕭爾 GANTI, RAMKISHORE
CPC classification number: H04B1/40
Abstract: 本案在一實施例中，本發明包括一方法用於在一收發器接收來自包括有事件與排程資訊之數位控制資訊；在該收發器之一儲存器儲存該事件與排程資訊；以及依據該事件與排程資訊操作該收發器。
Abstract in simplified Chinese: 本案在一实施例中，本发明包括一方法用于在一收发器接收来自包括有事件与调度信息之数码控制信息；在该收发器之一存储器存储该事件与调度信息；以及依据该事件与调度信息操作该收发器。
-
8.发明专利用於與射頻操作相容之有效電源供應調節之系統及方法 SYSTEM AND METHOD FOR EFFICIENT POWER SUPPLY REGULATION COMPATIBLE WITH RADIO FREQUENCY OPERATION 审中-公开用于与射频操作兼容之有效电源供应调节之系统及方法 SYSTEM AND METHOD FOR EFFICIENT POWER SUPPLY REGULATION COMPATIBLE WITH RADIO FREQUENCY OPERATION
公开(公告)号：TW200644382A
公开(公告)日：2006-12-16
申请号：TW095110952
申请日：2006-03-29
Applicant: 西里肯實驗室公司 SILICON LABORATORIES, INC.
Inventor： G 荻瓦克 維莎卡哈達塔 VISHAKHADATTA, G. DIWAKAR
IPC: H02J
CPC classification number: H04B1/0475
Abstract: 本發明可結合利用一切換電源調節器及一非切換電源調節器以向數位邏輯提供經調節之電源。在RF活動期間，可停用該數位邏輯及切換調節器，以顯著地降低來自該數位電路及該切換調節器兩者之干擾。在此待用週期期間，可藉由使用該非切換電源調節器向該數位電路提供一所需之洩漏電流來維持狀態，以維持該數位電路之狀態。在RF事件(例如發送或接收資料)結束後，可啟動切換調節器，且數位處理繼續使用該數位邏輯而沒有丟失任何連續性。
Abstract in simplified Chinese: 本发明可结合利用一切换电源调节器及一非切换电源调节器以向数码逻辑提供经调节之电源。在RF活动期间，可停用该数码逻辑及切换调节器，以显着地降低来自该数字电路及该切换调节器两者之干扰。在此待用周期期间，可借由使用该非切换电源调节器向该数字电路提供一所需之泄漏电流来维持状态，以维持该数字电路之状态。在RF事件(例如发送或接收数据)结束后，可启动切换调节器，且数码处理继续使用该数码逻辑而没有丢失任何连续性。
-
9.发明专利用於積體接收器之比例量測時脈系統及其相關方法 RATIOMETRIC CLOCK SYSTEMS FOR INTEGRATED RECEIVERS AND ASSOCIATED METHODS 审中-公开用于积体接收器之比例量测时脉系统及其相关方法 RATIOMETRIC CLOCK SYSTEMS FOR INTEGRATED RECEIVERS AND ASSOCIATED METHODS
公开(公告)号：TW200623661A
公开(公告)日：2006-07-01
申请号：TW094121980
申请日：2005-06-29
Applicant: 西里肯實驗室公司 SILICON LABORATORIES, INC.
IPC: H04B
CPC classification number: H04B1/30
Abstract: 本發明揭示一種用於積體接收器之比例量測時脈系統及其相關方法，其提供一種用於將數位信號處理(DSP)電路組合到與混波器及本地振盪器(LO)產生電路相同的積體電路上之有利解決方案。該產生電路產生一振盪信號，其通過一第一除法器以產生該混波器之混合信號，並且其通過一第二除法器以產生一供該DSP電路使用的數位時脈信號。此數位時脈信號亦可供積體類比至數位轉換電路使用。
Abstract in simplified Chinese: 本发明揭示一种用于积体接收器之比例量测时脉系统及其相关方法，其提供一种用于将数码信号处理(DSP)电路组合到与混波器及本地振荡器(LO)产生电路相同的集成电路上之有利解决方案。该产生电路产生一振荡信号，其通过一第一除法器以产生该混波器之混合信号，并且其通过一第二除法器以产生一供该DSP电路使用的数码时脉信号。此数码时脉信号亦可供积体模拟至数码转换电路使用。
-
10.发明专利多重信號格式輸出緩衝器 MULTIPLE SIGNAL FORMAT OUTPUT BUFFER 审中-公开多重信号格式输出缓冲器 MULTIPLE SIGNAL FORMAT OUTPUT BUFFER
公开(公告)号：TW200620829A
公开(公告)日：2006-06-16
申请号：TW094121181
申请日：2005-06-24
Applicant: 希里康實驗室股份有限公司 SILICON LABORATORIES INC.
Inventor： 海恩 傑瑞爾P. HEIN, JERRELL P. , 德席格諾里 布魯斯P. DEL SIGNORE BRUCE P. , 葛拉帕帝 亞克希爾K. GARLAPATI, AKHIL K.
IPC: H03K
CPC classification number: H03K19/018585
Abstract: 一種輸出緩衝器電路驅動多重信號格式。輸出緩衝器電路減少積體電路晶粒上之輸出接合襯墊的重複。該輸出緩衝器電路可減少於系統板上含括轉換緩衝器的需求。包括該輸出緩衝器電路之單一積體電路可滿足多項應用用途。該輸出緩衝器可以可規劃之輸出電壓擺盪及可規劃之輸出共模電壓來達成此等結果。本發明之若干具體例中，一種積體電路包括至少一個單端緩衝器及至少一個耦接至一對輸出端之差模電路。該單端緩衝器及該差模電路之一被選擇性致能來提供一信號給該等輸出端。
Abstract in simplified Chinese: 一种输出缓冲器电路驱动多重信号格式。输出缓冲器电路减少集成电路晶粒上之输出接合衬垫的重复。该输出缓冲器电路可减少于系统板上含括转换缓冲器的需求。包括该输出缓冲器电路之单一集成电路可满足多项应用用途。该输出缓冲器可以可规划之输出电压摆荡及可规划之输出共模电压来达成此等结果。本发明之若干具体例中，一种集成电路包括至少一个单端缓冲器及至少一个耦接至一对输出端之差模电路。该单端缓冲器及该差模电路之一被选择性致能来提供一信号给该等输出端。
-
-
-
-
-
-
-
-
-
Search Results
1707
records
(took 0.057 seconds)
