-
公开(公告)号:JPWO2018061068A1
公开(公告)日:2018-12-06
申请号:JP2016078333
申请日:2016-09-27
Applicant: 株式会社日立製作所
IPC: G06F3/06
CPC classification number: G06F3/06
Abstract: ストレージコントローラが、RG(RAIDグループ)の稼働時間であるRG稼働時間を測定する。ストレージコントローラが、RGのPDEV(物記憶デバイス)種別に対応した補正係数と、RGに対するI/Oコマンドの多重度であるRGバックエンド多重度とに基づき、RG稼働率の算出に使用されるRG稼働時間を補正する。
-
公开(公告)号:JP6425740B2
公开(公告)日:2018-11-21
申请号:JP2016569139
申请日:2015-01-13
Applicant: 株式会社日立製作所
CPC classification number: G06F12/109 , G06F3/061 , G06F3/064 , G06F3/0665 , G06F3/0688 , G06F11/1076 , G06F12/0284 , G06F2212/1008 , G06F2212/262 , G06F2212/657
-
公开(公告)号:JP6009095B2
公开(公告)日:2016-10-19
申请号:JP2015541367
申请日:2013-10-09
Applicant: 株式会社日立製作所
CPC classification number: G06F12/0868 , G06F11/14 , G06F12/0895 , G06F13/10 , G06F3/0619 , G06F3/065 , G06F3/067 , G06F2212/1016 , G06F2212/1041 , G06F2212/283 , G06F2212/313
-
公开(公告)号:JP5814818B2
公开(公告)日:2015-11-17
申请号:JP2012034634
申请日:2012-02-21
Applicant: 株式会社日立製作所
IPC: H04N5/361 , H04N5/355 , H01L27/146 , H04N5/374
CPC classification number: H01L27/14643 , H01L27/14603 , H01L27/14609 , H01L29/7816 , H04N5/3559 , H04N5/361 , H04N5/374 , H04N5/37452
-
-
-
公开(公告)号:JP6097845B2
公开(公告)日:2017-03-15
申请号:JP2015554332
申请日:2013-12-24
Applicant: 株式会社日立製作所
IPC: G06F12/08 , G06F3/06 , G06F12/16 , G06F12/0868
CPC classification number: G06F3/0619 , G06F12/0638 , G06F12/08 , G06F12/0868 , G06F12/0875 , G06F12/0893 , G06F3/0647 , G06F3/0659 , G06F3/0688 , G06F3/0689 , G06F2212/222 , G06F2212/2228 , Y02D10/13
-
公开(公告)号:JP5938528B2
公开(公告)日:2016-06-22
申请号:JP2015527067
申请日:2012-11-14
Applicant: 株式会社日立製作所
CPC classification number: G06F3/0626 , G06F12/0813 , G06F12/0868 , G06F12/0871 , G06F3/0659 , G06F3/067 , G06F2212/222 , G06F2212/282 , G06F2212/461 , G06F2212/463
-
公开(公告)号:JPWO2017017763A1
公开(公告)日:2018-04-05
申请号:JP2017530500
申请日:2015-07-27
Applicant: 株式会社日立製作所
IPC: G06F3/06
CPC classification number: G06F3/06
Abstract: ストレージシステムは、ブロックI/Fと、ブロック制御部と、ファイル制御部と、共有メモリとを備える。ファイル制御部とブロック制御部とは、共有メモリの第1領域を介して構成される第1のメモリ経由パスと、共有メモリの第2領域を介して構成される第2のメモリ経由パスとで接続されている。ブロック制御部は、プロトコル制御部と、仮想ドライバとを有し、ファイル制御部の制御情報を、第1のメモリ経由パスを介してファイル制御部とやり取りし、ファイル制御部から第2のメモリ経由パスを介して渡されたI/O要求を、仮想ドライバによって変換してからプロトコル処理部で処理し、ブロックI/Fから物理パスを介して転送されたブロックI/O要求を、仮想ドライバを介さずプロトコル処理部で処理する。
-
-
-
-
-
-
-
-
-