-
公开(公告)号：WO2012091275A1
公开(公告)日：2012-07-05
申请号：PCT/KR2011/008243
申请日：2011-11-01
Applicant: 포항공과대학교 산학협력단 , 이종람 , 송양희 , 김범준
CPC classification number: H01L33/08 , H01L33/20 , H01L33/508
Abstract: 본 발명은 발광다이오드 및 그 제조방법에 관한 것이다. 본 발명에 따른 발광다이오드는 도전성 기판 상에 형성된 p형 전극, 상기 p형 전극 상에 형성된 p형 질화물 반도체층, 상기 p형 질화물 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 n형 질화물 반도체층 및 상기 n형 질화물 반도체층 상에 형성된 n형 전극을 포함하여 구성되고, 상기 n형 질화물 반도체층의 일부 영역에 요철부가 형성되어 있고, 상기 n형 전극은 상기 n형 질화물 반도체층에 형성되어 있는 요철부의 철부 상에 형성되어 있고, 상기 n형 질화물 반도체층에 형성되어 있는 요철부의 요부에는 형광체가 채워진 것을 특징으로 한다. 본 발명에 따르면, 형광체의 도포 면적 및 형광변환효율을 획기적으로 증가시킬 수 있는 새로운 구조의 발광다이오드 및 그 제조방법이 제공되는 효과가 있다.
Abstract translation: 发光二极管及其制造方法技术领域本发明涉及一种发光二极管及其制造方法。 根据本发明的发光二极管中，p型电极，在电极上形成的p型的p型氮化物半导体层，形成在有源层上的n型氮化物半导体层上的p型氮化物半导体层，形成在形成于导电衬底上的有源层， 并包括：形成在所述半导体层的一部分而形成的附加凹凸的n型氮化物半导体层，所述n型和氮化上的n型电极，形成在n型氮化物半导体层上的n型电极 并且，形成在n型氮化物半导体层中的凹凸部的凹部被荧光体填充。 根据本发明，提供具有能够大幅度增加荧光体的涂布面积和荧光转换效率的新颖结构的LED及其制造方法。
-
2.发明申请나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오 审中-公开一种制造纳米压印模具的方法，使用由该方法制造的纳米压印模具制造发光二极管的方法以及发光二极管
公开(公告)号：WO2012091270A1
公开(公告)日：2012-07-05
申请号：PCT/KR2011/008157
申请日：2011-10-28
Applicant: 포항공과대학교 산학협력단 , 이종람 , 손준호 , 송양희
CPC classification number: H01L33/32 , B82Y40/00 , H01L21/302 , H01L33/007 , H01L33/0079 , H01L33/22 , H01L33/36 , H01L33/44 , H01L2933/0091
Abstract: 본 발명은 나노 임프린트 몰드 제조방법, 이를 이용한 발광다이오드 및 그 제조방법에 관한 것이다. 본 발명에 따른 발광다이오드 제조방법은 임시기판 상에 n형 질화물 반도체층, 발광층 및 p형 질화물 반도체층을 형성하는 단계, p형 질화물 반도체층 상에 p형 전극을 형성하는 단계, p형 전극 상에 도전성 기판을 형성하는 단계, 임시기판을 제거하여 n형 질화물 반도체층을 노출시키는 단계, n형 질화물 반도체층 상에 나노 임프린트 레지스트층을 형성하는 단계, 나노 임프린트 몰드를 나노 임프린트 레지스트층에 가압하여 나노 패턴을 나노 임프린트 레지스트층에 전사하는 단계, 나노 패턴이 형성된 나노 임프린트 레지스트층으로부터 나노 임프린트 몰드를 분리하는 단계 및 나노 패턴이 형성된 나노 임프린트 레지스트층의 일부를 식각하여 n형 전극을 형성하는 단계를 포함하여 구성된다. 본 발명에 따르면, 발광다이오드의 광추출 효율을 향상시키기 위한 나노 패턴을 효율적이고 경제적으로 형성할 수 있는 나노 임프린트 몰드 제조방법, 이 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 발광다이오드가 제공되는 효과가 있다.
Abstract translation: 纳米压印模具制造方法，使用其的发光二极管及其制造方法技术领域本发明涉及纳米压印模具制造方法，使用其的发光二极管及其制造方法 根据本发明的发光二极管的制造方法包括在形成所述n型氮化物半导体层，发光层和在临时基板上的p型氮化物半导体层，所述p型氮化物半导体层，p型电极的的工序形成p型电极的步骤 在n型氮化物半导体层上形成的导电性基板，在去除临时衬底暴露所述n型氮化物半导体层，形成纳米压印的工序的抗蚀剂层，通过按纳米压印模具的纳米压印抗蚀剂层 形成有用于通过蚀刻所述纳米压印抗蚀剂层相和纳米图案的一部分来形成的步骤中，n型电极的纳米图案，分离纳米压印纳米压印模具的抗蚀剂层是形成纳米图案转移纳米压印抗蚀剂层 它被配置为包括。 根据本发明，纳米图案的发光效率，以改善用于制备能够形成，使用纳米压印模子与所述LED制造发光二极管的所提供的方法的效果的纳米压印模具的二极管的光提取效率和经济上的过程
-
公开(公告)号：WO2011028076A2
公开(公告)日：2011-03-10
申请号：PCT/KR2010/006056
申请日：2010-09-07
Applicant: 서울옵토디바이스주식회사 , 포항공과대학교 산학협력단 , 이종람 , 송양희 , 손준호 , 김범준
CPC classification number: H01L33/40 , H01L33/0095 , H01L33/32 , H01L33/387
Abstract: 본 발명은 발광 구조를 갖는 반도체층; 상기 반도체층 상에 형성된 나노 도트층, 접촉층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극을 포함하고, 상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 형성되고, Ag, Al, Au 중 적어도 하나의 물질로 형성되는 반도체 발광 소자 및 이의 제조 방법을 제공한다. 이와 같은 반도체 발광 소자에서 나노 도트층/접촉층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은 나노 도트층이 질화물 반도체의 질소 극성면으로 전하 주입 특성을 향상시켜 우수한 오믹 특성을 얻을 수 있으며, 접촉층이 확산 장벽층으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화를 억제하기 때문에 열적 안정성이 우수하다.
Abstract translation: 提供：半导体发光元件，包括具有发光结构的半导体层; 以及在所述半导体层上并入有纳米点层，接触层，扩散防止层和覆盖层的欧姆电极，其中所述纳米点层形成在所述半导体层的N-极性表面上，并且由包含 Ag，Al和Au中的至少一种。 还提供了一种生产方法。 在这种半导体发光元件中具有包含纳米点层/接触层/扩散防止层/覆盖层的多层结构的欧姆电极中，纳米点层构成氮化物半导体的N-极性表面 并且提高了电荷注入特性，从而可以获得突出的欧姆特性，而接触层用作扩散阻挡层，并且抑制由于在氮气氛热处理中产生的热和高温和高电流引起的劣化 注射条件，因此热稳定性突出。
-
公开(公告)号：WO2012091329A2
公开(公告)日：2012-07-05
申请号：PCT/KR2011/009647
申请日：2011-12-15
Applicant: 포항공과대학교 산학협력단 , 이종람 , 송양희 , 유철종
CPC classification number: H01L33/007 , H01L33/06 , H01L33/24 , H01L33/38
Abstract: 본 발명은 발광다이오드에 도포되는 형광체의 도포면적을 넓히고 형광체의 도포위치를 활성층(SQW 또는 MQW)과 가까운 위치에 배치함으로써, 발광효율을 크게 향상시킨 발광소자에 관한 것이다. 본 발명에 따른 발광소자의 제조방법은, 기판의 표면에 요철부를 형성하고, 상기 기판상에 제1 반도체층, 활성층, 제2 반도체층을 상기 요철부의 형상이 유지되도록 순차적으로 형성함으로써, 발광다이오드의 일면에 요철부가 형성되도록 하는 단계와, 상기 발광다이오드에 형성된 요철부의 요부(凹部)에 형광체를 삽입되도록 도포하는 단계를 포함한다.
Abstract translation: 本发明涉及通过扩大被涂覆在发光二极管上的荧光体的涂布面积，并使涂布位置靠近活性层（SQW或者 MQW）。 本发明的发光装置的制造方法包括：在基板的表面上形成凹凸部，在发光二极管的一个面上形成凹凸部的工序，并连续成形 所述基板是保持所述凹凸部的形状的第一半导体层，有源层和第二半导体层， 以及在形成在发光二极管上的凹凸部的凹部上涂布荧光体从而被插入的步骤。
-
公开(公告)号：WO2012020968A2
公开(公告)日：2012-02-16
申请号：PCT/KR2011/005796
申请日：2011-08-09
Applicant: 서울옵토디바이스 주식회사 , 포항공과대학교 산학협력단 , 이종람 , 송양희
IPC: H01L33/36
CPC classification number: H01L33/40 , H01L33/0095 , H01L33/32 , H01L33/405 , H01L2933/0016
Abstract: 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법이 개시된다. 본 발명의 일 측면에 따른 반도체 발광 소자는, 상부 표면이 N-면인 발광 구조체와，상기 발광 구조체 상에 위치하는 오믹 전극 구조체를 포함한다. 여기서, 상기 오믹 전극 구조체는 상기 발광 구조체의 N-면으로부터 하부 확산 방지층, 접촉층, 상부 확산 방지층 및 A1 보호충을 포함한다. 하부 확산 방지층 /접촉층 /상부 확산 방지층 /A1 보호충을 포함하는 다층 구조의 오믹 전극 구조체를 채택함으로써, N-면 반도체층 상의 오믹 접촉 특성 열화를 방지하여 열적 안정성이 우수한 반도체 발광 소자를 제공할 수 있다.
Abstract translation: 公开了具有欧姆电极结构的半导体发光器件及其制造方法。 半导体光根据本发明的一个方面的发光器件包括N-和顶面 - 面发光结构，设置在所述发光结构上的欧姆电极结构。 这里，欧姆电极结构包括一个底部扩散阻挡层，接触层，上部扩散阻挡层和从N-充电保护发光结构的A1侧。 通过采用较低的扩散阻挡层/接触层/上部扩散阻挡层/ A1保护充电的含有，可以防止欧姆接触特性劣化的多层欧姆电极结构上的N-半导体层侧是提供一种半导体发光器件具有优异的热稳定性
-
Patent Agency Ranking6.发明申请발광다이오드용 기판의 제조방법, 이에 의해 제조된 발광다이오드용 기판 및 이 발광다이오드용 기판을 구비한 발광다이오드의 제조방법 审中-公开用于制造用于发光二极管的基板的方法，用于其制造的发光二极管的基板以及用于制造用于发光二极管的基板的发光二极管的方法
公开(公告)号：WO2013012194A2
公开(公告)日：2013-01-24
申请号：PCT/KR2012/005465
申请日：2012-07-10
CPC classification number: H01L33/007 , H01L33/22 , H01L33/32
Abstract: 본 발명은 발광다이오드용 기판의 제조방법, 이에 의해 제조된 발광다이오드용 기판 및 이 발광다이오드용 기판을 구비한 발광다이오드의 제조방법에 관한 것으로서, 본 발명에 따른 발광다이오드용 기판의 제조방법은, 소정의 기판부재의 상면을 상기 기판부재에 비해 건식에칭이 용이한 물질로 이루어진 나노구조체로 코팅하는 단계; 상기 나노구조체를 마스크로 이용하여 상기 기판부재와 함께 건식에칭함으로써 상기 기판부재의 상면에 상면 요철부를 형성하는 단계; 상기 기판부재의 하면을 상기 나노구조체로 코팅하는 단계; 및 상기 나노구조체를 마스크로 이용하여 상기 기판부재와 함께 건식에칭함으로써 상기 기판부재의 하면에 하면 요철부를 형성하는 단계;를 포함한다. 본 발명에 의하면, 제조단가가 높고 복잡한 포토리소그래피 패터닝을 사용하지 않고도 나노구조체를 코팅하여 이를 마스크로 이용해 건식에칭하는 방식으로 용이하게 요철부가 형성된 발광다이오드용 기판을 제조할 수 있으므로, 그 제조 시간 및 단가를 절감할 수 있다.
Abstract translation: 本发明涉及一种制造用于发光二极管的基板的方法，由此制造的发光二极管的基板，以及一种制造发光二极管的基板的制造方法。 根据本发明的用于制造用于发光二极管的基板的方法包括以下步骤：用纳米结构涂覆预定基板构件的上表面，其包括比基板构件更容易干蚀刻的材料 ; 通过使用纳米结构作为掩模，通过干蚀刻所述纳米结构和所述基板部件，在所述基板部件的上表面上形成上表面不平坦部分; 用纳米结构涂覆衬底构件的下表面; 并且通过使用纳米结构作为掩模，通过干蚀刻纳米结构和衬底构件，在衬底构件的下表面上形成下表面不平坦部分。 本发明使得可以制造发光二极管的基板，该发光二极管的基板具有通过涂覆纳米结构容易地形成的不均匀部分，并且使用它们作为用于干法蚀刻的掩模，而不是使用光刻图案，其具有 制造成本高且复杂，因此能够减少发光二极管的基板的制造时间和成本。
-
公开(公告)号：WO2012173366A1
公开(公告)日：2012-12-20
申请号：PCT/KR2012/004621
申请日：2012-06-12
Applicant: 포항공과대학교 산학협력단 , 송양희 , 이종람 , 김범준
CPC classification number: H01L33/40 , H01L33/0079 , H01L33/02
Abstract: 본 발명은 저저항 발광 다이오드 그 제조방법에 관한 것이다. 본 발명에 따른 저저항 발광 다이오드는 지지 기판, 상기 지지 기판 상에 형성되어 있으며 상기 지지 기판과의 오믹 접촉(ohmic contact)을 이루는 오믹 접촉층, 상기 오믹 접촉층 상에 형성된 p형 전극, 상기 p형 전극 상에 형성된 p형 반도체층, 상기 p형 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 n형 반도체층으로 이루어진 발광 구조체 및 상기 n형 반도체층 상에 형성된 n형 전극을 포함하여 구성된다. 본 발명에 따르면, 실리콘 재질의 지지 기판과 p형 전극 사이의 접촉 저항을 낮출 수 있으며, 열적 안정성이 우수하고, 저전압 구동이 가능하고 동작의 신뢰성을 향상시킬 수 있는 저저항 발광 다이오드 및 그 제조방법이 제공되는 효과가 있다.
Abstract translation: 低电阻发光二极管及其制造方法技术领域本发明涉及低电阻发光二极管及其制造方法。 根据本发明的低电阻发光二极管包括：发光结构，包括支撑衬底，形成在支撑衬底上并与支撑衬底形成欧姆接触的欧姆接触层，p型 在欧姆接触层上形成的电极，形成在p型电极上的p型半导体层，形成在p型半导体层上的有源层和形成在该p型半导体层上的n型半导体层 在活动层上; 以及形成在n型半导体层上的n型电极。 根据本发明，可以减少由硅材料制成的支撑基板与p型电极之间的接触电阻，并且具有优异的热稳定性的低电阻发光二极管，其以低电压驱动 并且能够提高操作可靠性，有效地提供其制造方法。
-
公开(公告)号：WO2012099436A2
公开(公告)日：2012-07-26
申请号：PCT/KR2012/000549
申请日：2012-01-20
IPC: H01L33/22
CPC classification number: H01L33/22 , H01L2933/0091
Abstract: 본 발명은 건식에칭 시 나노구조체와 반도체층 간의 에칭속도(에칭비) 차이를 이용하여 건식에칭 조건의 변화를 통해 반도체층에 생성되는 요철부의 경사각을 조절함으로써, 광 추출 효율이 향상된 발광다이오드를 제조하는 방법과 이 방법에 의해 제조된 발광다이오드에 관한 것이다. 본 발명은 제1 반도체층 상에 활성층 및 제2 반도체층이 순차적으로 형성된 발광다이오드의 제조방법으로서, 상기 제2 반도체층 상에 나노구조체를 코팅하는 단계와, 상기 나노구조체를 마스크로 이용하여 상기 제2 반도체층과 함께 건식에칭하여 상기 제2 반도체층에 요철부를 형성하는 단계를 포함하고, 상기 나노구조체는 상기 제2 반도체층에 비해 건식에칭이 용이한 물질을 사용하고, 상기 제2 반도체층과 나노구조체 사이의 에칭속도 차이를 고려하여 건식에칭 조건을 설정함으로써, 상기 제2 반도체에 생성된 요철부의 측면 경사각을 조절하는 것을 특징으로 한다.
Abstract translation:
本发明通过使用蚀刻率（蚀刻速率），干式蚀刻过程中，通过改变干蚀刻条件的纳米结构和所述半导体层之间的差调整所述半导体层中产生凹凸部的倾斜角度，光 以及通过该方法制造的发光二极管。 的发明，其中使用所述第一作为有源层和所述LED半导体层的第二制造方法，在半导体层上顺序地形成;并且其中所述纳米结构涂覆第二半导体层作为掩模对所述纳米结构。 第二称为与半导体层以干燥包括第二半导体层，其中所述纳米结构是使用容易干燥比第二半导体层的蚀刻材料上形成凹部和凸部的步骤，所述第二半导体层 并且通过考虑所述纳米结构之间的蚀刻速度差的设定的干式蚀刻条件，其特征在于，用于调节在所述第二半导体产生的凹凸部的横向倾斜角。
-
公开(公告)号：WO2012091271A2
公开(公告)日：2012-07-05
申请号：PCT/KR2011/008158
申请日：2011-10-28
Applicant: 포항공과대학교 산학협력단 , 이종람 , 손준호 , 송양희
CPC classification number: H01L33/52 , B82Y10/00 , B82Y40/00 , G03F7/0002 , G03F7/0017 , H01L21/02019 , H01L21/30617 , H01L29/0665 , H01L33/005 , H01L33/0075
Abstract: 본 발명은 나노 임프린트 몰드 제조방법, 이를 이용한 발광다이오드 및 그 제조방법에 관한 것이다. 본 발명에 따른 발광다이오드 제조방법은 임시기판 상에 n형 질화물 반도체층, 발광층 및 p형 질화물 반도체층을 형성하는 단계, p형 질화물 반도체층 상에 p형 전극을 형성하는 단계, p형 전극 상에 도전성 기판을 형성하는 단계, 임시기판을 제거하여 n형 질화물 반도체층을 노출시키는 단계, n형 질화물 반도체층 상에 나노 임프린트 레지스트층을 형성하는 단계, 나노 임프린트 몰드를 나노 임프린트 레지스트층에 가압하여 나노 패턴을 나노 임프린트 레지스트층에 전사하는 단계, 나노 패턴이 형성된 나노 임프린트 레지스트층으로부터 나노 임프린트 몰드를 분리하는 단계 및 나노 패턴이 형성된 나노 임프린트 레지스트층의 일부를 식각하여 n형 전극을 형성하는 단계를 포함하여 구성된다. 본 발명에 따르면, 발광다이오드의 광추출 효율을 향상시키기 위한 나노 패턴을 효율적이고 경제적으로 형성할 수 있는 나노 임프린트 몰드 제조방법, 이 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 발광다이오드가 제공되는 효과가 있다.
-
公开(公告)号：WO2012046991A2
公开(公告)日：2012-04-12
申请号：PCT/KR2011/007309
申请日：2011-10-04
Applicant: 포항공과대학교 산학협력단 , 이종람 , 송양희
IPC: H01L21/027
CPC classification number: H01L21/3086 , B82Y10/00 , B82Y40/00 , G03F7/0002
Abstract: 본 발명은 반도체의 패터닝 방법 및 이 방법에 형성된 패턴을 포함하는 반도체 소자에 관한 것이다. 본 발명에 따른 반도체의 패터닝 방법은 반도체상에 건식 에칭 보호막을 형성하는 단계, 상기 건식 에칭 보호막상에 나노 임프린트용 레지스트막을 형성하는 단계, 나노 임프린트용 스탬퍼를 이용하여 상기 나노 임프린트용 레지스트막에 패턴을 형성하는 단계, 상기 나노 임프린트용 레지스트막에 형성된 패턴을 이용하여 상기 건식 에칭 보호막에 패턴을 형성하는 단계 및 상기 건식 에칭 보호막에 형성된 패턴을 이용하여 상기 반도체에 패턴을 형성하는 단계를 포함하여 구성된다. 본 발명에 따르면, 대면적의 반도체에 깊이 제한 없이 패턴을 형성할 수 있는 반도체의 패터닝 방법 및 이 방법에 의해 형성된 패턴을 포함하는 반도체 소자가 제공되는 효과가 있다.
Abstract translation: 半导体图案化方法和包括在该方法中形成的图案的半导体器件技术领域本发明涉及半导体图案化方法和半导体器件， 根据本发明的在半导体中形成图案包括图案化的半导体：一个形成在所述干蚀刻保护膜纳米压印用干蚀刻保护膜的抗蚀剂步骤中，纳米压印抗蚀剂膜用于使用压模的纳米压印为用于形成膜 通过形成，通过使用形成在纳米压印的图案的抗蚀剂膜，使用形成在所述工序和图案形成的干式蚀刻的保护膜，以形成在所述干式蚀刻保护膜的图形和在所述半导体一个的图案 是的。 按照本发明，则存在半导体装置，包括通过图案化能够形成不受制约，具有大面积，并且提供了一种方法的半导体的深度的图案的半导体形成的图案的效果。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.023 seconds)
