-
公开(公告)号：KR100205014B1
公开(公告)日：1999-06-15
申请号：KR1019960039264
申请日：1996-09-11
IPC: H04L12/43
Abstract: 본 발명은 동기식 다중화 구조에서 DS-1의 망 신호와 TUG-2의 시스템 신호를 동기시켜 송수신하기 위한 VC-11 와 TUG-2의 통합기능 실현장치에 관한 것으로서, 종래 기술에서 관련 회로가 복잡해지고, 칩의 면적이 많이 소요되었던 문제점을 해결하기 위해, 본 발명은 송신부 및 수신부에 각각 1개의 FIFO 버퍼만을 사용하여 망과 시스템간의 데이터를 변환하기 위해 그 송신 FIFO 버퍼의 입력이 1.544Mbps DS-1신호이고, 출력은 경로 오버헤드 및 포인터의 공간을 포함하고 있는 1.728Mbps TU-11 프레임이며, 그 수신 FIFO 버퍼의 입력이 경로 오버헤드 및 포인터가 제거된 1.728Mbps TU-11신호이고, 출력은 1.544Mbps Ds-1신호가 된다.
이와같은 송수신 FIFO 버퍼는 각각 읽기클럭 발생부와 쓰기클럭 발생부에서 발생된 클럭에 따라 데이터가 입출력된다.
이러한 본 발명은 회로를 간단하게 하고, 칩의 면적도 감소할 수가 있는 것이다.-
公开(公告)号：KR100198422B1
公开(公告)日：1999-06-15
申请号：KR1019960067580
申请日：1996-12-18
IPC: H03M7/30
Abstract: 본 발명은 DVS 시스템에 있어서 음성 코덱(CODEC) 및 반향제거기의 기능을 실현하기 위한 회로구조에 관한 것으로서, 종래에는 음향 반향신호가 발생하여 잡음의 원인이 되는 문제점이 있었는데, 상기 문제점을 해결하기 위해 창안된 본 발명은 확장복원된 수신 데이터와 압축전의 송신테이터에 의거한 오류신호를 이용하여 적응적 계수조정으로 반향복제 신호를 생성하여 상기 압축전의 송신 데이터에서 반향신호를 제거하는 반향신호 제거기를 포함하여 구성하고 또 본 회로구조를 사용하여 직접회로(ASIC)로 개발한다면 칩의 면적도 감소하는 등 많은 잇점이 있을 것이다.
-
公开(公告)号：KR100194807B1
公开(公告)日：1999-06-15
申请号：KR1019960069774
申请日：1996-12-21
IPC: H04R1/08
Abstract: [청구범위에 기재된 발명이 속한 기술분야]
반향 제거를 위한 별도의 소리 입력을 가지는 마이크.
[발명이 해결하려고 하는 기술적 과제]
용이하고 효과적으로 마이크로폰을 통해 입력된 신호로부터 스피커에서 출력된 반향 신호 성분을 제거하고자 함.
[발명의 해결방법의 요지]
주 마이크로폰과, 일반적인 마이크에 장착되어 스피커를 향하도록 조절 가능한 구조를 갖으며, 주로 스피커로부터 출력된 신호를 입력으로 받는 보조 마이크로폰과, 보조 마이크로폰으로부터 입력된 신호에서 상기 스피커 출력신호 성분을 검출하여 위상을 반전시켜 출력하는 반향신호 조절수단과, 주 마이크로폰으로부터 입력된 신호와 반향신호 조절수단으로부터 입력된 신호를 혼합하여 반향신호 성분을 제거하는 혼합수단을 구비함.
[발명의 중요한 용도]
반향제거를 위한 마이크에 이용됨.-
公开(公告)号：KR1019980037023A
公开(公告)日：1998-08-05
申请号：KR1019960055705
申请日：1996-11-20
IPC: H04M11/06
Abstract: 본 발명은 음성과 데이터를 동시에 서비스 할 수 있는 기능을 가진 전화기에 관한 것으로서, 종래에는 전화기에 음성의 송수신만을 위한 기능이 있었으며 데이터를 입력하는 기능으로는 전화번호판이 있었으나 이것의 기본 목적은 전화번호의 입력이었고 펜의 움직임을 전기적인 신호로 바꾸어 주는 디지타이저는 일반적으로 컴퓨터의 데이터 입력의 보조 장비로 사용되었으나 이 장비를 전화기의 입력 보조 장비로 사용하지는 않았으므로, 본 발명에서는 음성 송수신을 위한 전화기에 데이터의 입력이 가능한 장치와 이러한 신호를 표시하는 장치를 부착하여 이에 대한 장치로 펜의 움직임을 전기적인 신호로 바꾸어 주는 디지타이저를 부착하고 CRT 혹은 LCD 등의 표시 장치를 부착하여 전화기에 음성과 데이터를 동시에 전송하는 기능을 부착하여 상� �방과 대화를 하면서 디지타이저에 펜을 이용하여 글씨나 그림을 동시에 기록하도록 전송이 가능하게 한다.
-
-
Patent Agency Ranking
公开(公告)号：KR1019950022369A
公开(公告)日：1995-07-28
申请号：KR1019930028477
申请日：1993-12-18
Inventor： 이행우
Abstract: 본 발명은 위상동기회로에 관한 것으로, 등화기의 계수를 이용하여 수신신호의 위상을 감지하는 위상감지회로에 관한 것이다. 본 발명의 구성은 선행등화기(1)의 마지막 계 c(
- 1)와 c(0)를 곱한 다음 결정궤한 등화기(12)의 첫계수(1)를 더하는 위상감지회로(14)와, 상기 위상감지회로의 출력을 필터링하는 저역통과필터(15)와, 상기 저역통과필터(15)의 계수기를 제어하는 수치제어 발진회로(16)와, ADC(15)출력신호를 샘플링하는 주파수 분할회로(17)로 구성된다. 상기 구성요소에 의해 구성된 본 발명의 위상을 감지하기 위한 별도의 신호를 요구하지 않고도 등화기의 계수를 이용함으로서 위상감지 회로가 간단해지는 효과가 있다.-
公开(公告)号：KR100175443B1
公开(公告)日：1999-04-01
申请号：KR1019950053690
申请日：1995-12-21
IPC: H03K17/00
Abstract: 본 발명은 휴대용 전자 기기의 전원을 온/오프(on/off)하기 위한 전원 스위치 회로에 관한 것으로, 한쪽 단자에는 제1전원이 연결되고 다른 쪽 단자에는 병렬연결되어 있는 저항과 커패시터를 통하여 제2전원과 연결되는데 제1스위치와; 상기 제1스위치의 한 단자에 연결된 제1전워이 자신의 드레인에 입력되는 제1트랜지스터와; 한쪽 단자에는 상기 제1전워이 통과하는 저항과 상기 제1트랜지스터의 게이트단 및 제2전원에 연결된 커패시터가 연결 되고 다른 쪽 단자에는 저항이 연결된 제2스위치와; 상기 제1트랜지스터의 소오스단에 연결되고, 그 입력이 상기 제1스위치의 한 단자로부터 입력되는 풀 업 트랜지스터와 풀 다운 트랜지스터로 구성된 제1인버터와; 상기 제1트랜지스터의 소오스단에 연결되고, 그 입력이 상기 제1인버터의 출력으로부터 입력되는 풀 업 트랜지스터와 풀 다운 트랜지스터로 구성된 제2인버터를 포함하여 구성되어, 온 스위치를 접속하는 경우에는 구동하고자 하는 전자 기기에 전원이 공급되어 상기 온 스위치를 개방하여도 계속적으로 전자기기에 전원이 공급되고, 오프 스위치를 접속하는 경우에는 전자 기기로부터 전원을 차단하여 오프시 발생하던 누설전류에 의한 전력의 소모를 방지할 수 있는 효과가 있다.
-
公开(公告)号：KR100138847B1
公开(公告)日：1998-07-01
申请号：KR1019940036375
申请日：1994-12-23
IPC: H04L25/08
Abstract: 본 발명은 종합정보 통신망용 반향제거 회로에 있어서 위상동기 회로의 위상보정시발생하는 비트 오류를 방지하기 위한 위상보상 장치 및 방법에 관한 것이다.
본 발명은 위상 보정시 나타나는 반향신호의 변화에 대하여 반향제거회로가 수렴할 수 있는 속도로 반향 추정치를 보상해 주는 것을 특징으로 하여, 간단한 회로를 이용하여 비트 오류를 방지할 수 있는 효과가 있다.-
公开(公告)号：KR1019980020690A
公开(公告)日：1998-06-25
申请号：KR1019960039264
申请日：1996-09-11
IPC: H04L12/43
Abstract: 본 발명은 동기식 다중화 구조에서 DS-1의 망 신호와 TUG-2의 시스템 신호를 동기시켜 송수신하기 위한 VC-11와 TUG-2의 통합 기능 실현장치에 관한 것으로서, 종래 기술에서 관련 회로가 복잡해지고, 칩의 면적이 많이 소요되었던 문제점을 해결하기 위해, 본 발명은 송신부 및 수신부에 각각 1개의 FIFO 버퍼만을 사용하여 망과 시스템간의 데이타를 변환하기 위해 그 송신 FIFO 버퍼의 입력이 1.544Mbps DS-1신호이고, 출력은 경로 오버헤드 및 포인터의 공간을 포함하고 있는 1.728 Mbps TU-11 프레임이며, 그 수신 FIFO 버퍼의 입력이 경로 오버헤드 및 포인터가 제거된 1.728Mbps TU-11신호이고, 출력은 1.544Mbps DS-1신호가 된다.
이와 같은 송수신 FIFO 버퍼는 각각 읽기클럭 발생부와 쓰기클럭 발생부에서 발생된 클럭에 따라 데이타가 입출력된다.
이러한 본 발명은 회로를 간단하게 하고, 칩의 면적도 감소할 수가 있는 것이다. -
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.022 seconds)
