公开(公告)号：JP2015028810A

公开(公告)日：2015-02-12

申请号：JP2014204987

申请日：2014-10-03

Applicant: インテル・コーポレーション ,  Intel Corp

Inventor： GROCHOWSKI EDWARD ,  SHEN JOHN ,  WANG HONG ,  ORENSTEIN DORON ,  SHEAFFER GAD ,  RONEN RONNY ,  ANNAVARAM MURALI

IPC: G06F15/78 ,  G06F9/50

CPC classification number: G06F9/3851 ,  G06F1/206 ,  G06F1/3203 ,  G06F1/329 ,  G06F9/3885 ,  G06F9/3891 ,  G06F9/3897 ,  Y02D10/16 ,  Y02D10/24 ,  Y02D50/20

Abstract: 【課題】スカラータスク及び並列タスクの双方においてうまく動作するマイクロプロセッサを提供する。【解決手段】スロットルモジュール110(又はスロットルロジック)が、現在実行されているプログラムに存在する並列性の量を求め、さまざまなコア120、130、140、150におけるそのプログラムのスレッドの実行を変更する。並列性の量が多い場合には、少ない電力を消費するように構成されたコアで多くの量のスレッドを実行するようにプロセッサを構成する。並列性の量が低い場合には、より大きなスカラー性能を得るように構成されたコアで少ない量のスレッドを実行するようにプロセッサを構成する。【選択図】図1

Abstract translation: 要解决的问题：提供对标量任务和并行任务有利地操作的微处理器。解决方案：节流模块110（或节气门逻辑）确定当前执行程序中存在的并行度量，并且改变线程的执行 该程序在各种核心120,130,140,​​150上。如果并行量大，则处理器被配置为在被配置为消耗更少功率的核上运行更大量的线程。 如果并行数量很小，则处理器被配置为在配置为更高标量性能的内核上运行较少量的线程。

公开(公告)号：JP2014059920A

公开(公告)日：2014-04-03

申请号：JP2014000371

申请日：2014-01-06

Applicant: Intel Corp ,  インテル コーポレイション

Inventor： WANG HONG ,  SHEN JOHN ,  ZHANG HONG ,  HANKINS RICHARD ,  HAMMARLUND PER ,  DION ROGERS ,  CHINYA GAUTHAM ,  PATEL BAIJU ,  KAUSHIK SHIV ,  BIGBEE BRYANT ,  SHEAFFER GAD ,  TALGAM YOAV ,  YOSEF YUVAL ,  HELD JAMES P

IPC: G06F9/38

CPC classification number: G06F9/30145 ,  G06F9/30 ,  G06F9/30181 ,  G06F9/3877 ,  G06F9/3879 ,  G06T1/20

Abstract: PROBLEM TO BE SOLVED: To provide a method, apparatus, system that enables effective communication between instruction set architecture-based sequencers having heterogeneous resources.SOLUTION: The method comprises: directly communicating a request from a user-level application to an accelerator coupled to a first instruction sequencer via the first instruction sequencer, where the accelerator comprises a heterogeneous resource with respect to the first instruction sequencer; providing the request to the accelerator via an exo-skeleton associated with the accelerator; and performing a first function in the accelerator in response to the request in parallel with a second function in the first instruction sequencer.

Abstract translation: 要解决的问题：提供一种使得能够在具有异构资源的指令集体系结构的定序器之间有效通信的方法，装置，系统。解决方案：该方法包括：将来自用户级应用的请求直接传达到耦合到 所述第一指令定序器经由所述第一指令定序器，其中所述加速器包括相对于所述第一指令定序器的异质资源; 通过与加速器相关联的外部骨架向加速器提供请求; 以及响应于与第一指令定序器中的第二功能并行的请求在加速器中执行第一功能。

公开(公告)号：JP2013218721A

公开(公告)日：2013-10-24

申请号：JP2013123127

申请日：2013-06-11

Applicant: Intel Corp ,  インテル・コーポレーション

Inventor： GROCHOWSKI EDWARD ,  SHEN JOHN ,  WANG HONG ,  ORENSTEIN DORON ,  SHEAFFER GAD ,  RONEN RONNY ,  ANNAVARAM MURALI

IPC: G06F15/78 ,  G06F1/28 ,  G06F1/32 ,  G06F9/50

CPC classification number: G06F9/3851 ,  G06F1/206 ,  G06F1/3203 ,  G06F1/329 ,  G06F9/3885 ,  G06F9/3891 ,  G06F9/3897 ,  Y02D10/16 ,  Y02D10/24 ,  Y02D50/20

Abstract: PROBLEM TO BE SOLVED: To provide a microprocessor that varies an energy amount which is consumed by processing each instruction according to the amount of available parallelism, in software programs for both a scalar task and a parallel task.SOLUTION: In a device and a method for changing a configuration of a multi-core processor, a throttle module (or a throttle logic) can determine the amount of parallelism present in a program being currently executed, and change execution of threads of the program on various cores. When the amount of the parallelism is large, the processor can be configured to run a larger amount of the threads on cores configured to consume less power. When the amount of the parallelism is small, the processor can be configured to run a smaller amount of the threads on cores configured to acquire greater scalar performance.

Abstract translation: 要解决的问题：提供一种在标量任务和并行任务的软件程序中提供根据可用并行度量来改变处理每个指令所消耗的能量的微处理器。解决方案：在设备和方法 为了改变多核处理器的配置，节流模块（或节气门逻辑）可以确定当前执行的程序中存在的并行度量，并且改变程序在各种核心上的线程的执行。 当并行量大时，处理器可以配置为在配置为消耗更少功率的内核上运行更大量的线程。 当并行量小时，可以将处理器配置为在配置为获取更高标量性能的核心上运行较少量的线程。

公开(公告)号：JP2012234561A

公开(公告)日：2012-11-29

申请号：JP2012164674

申请日：2012-07-25

Applicant: Intel Corp ,  インテル・コーポレーション

Inventor： QUINN JACOBSON ,  WANG HONG ,  SHEN JOHN ,  HAMMARLUND PER

IPC: G06F9/54 ,  G06F12/08

CPC classification number: G06F9/542 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/3834 ,  G06F12/0831 ,  G06F2209/543

Abstract: PROBLEM TO BE SOLVED: To manage synchronous communication between two or more instruction threads executed by one or more multiprocessors or multiprocessor cores.SOLUTION: A mechanism for identifying a pair of memory locations to be notified when other threads correct values stored in their memory locations is provided to a thread. The notification is done by a user level interruption/exception mechanism within a microprocessor 101, or is done by some other logic or software within a computer system. Synchronous communication between threads is realized by notifying the thread about a specific cache coherency event related to a cache line accessed by one or more other threads.

Abstract translation: 要解决的问题：管理由一个或多个多处理器或多处理器内核执行的两个或多个指令线程之间的同步通信。 解决方案：一种用于识别当其他线程将存储在其存储器位置中的值校正值时通知的一对存储器位置的机制被提供给线程。 该通知由微处理器101内的用户级中断/异常机制完成，或者由计算机系统内的某些其他逻辑或软件完成。 通过向线程通知有关与一个或多个其他线程访问的高速缓存行相关的特定高速缓存一致性事件来实现线程之间的同步通信。 版权所有（C）2013，JPO＆INPIT

公开(公告)号：JP2010092483A

公开(公告)日：2010-04-22

申请号：JP2009232857

申请日：2009-10-06

Applicant: Intel Corp ,  インテル・コーポレーション

Inventor： GROCHOWSKI EDWARD ,  SHEN JOHN ,  WANG HONG ,  ORENSTEIN DORON ,  SHEAFFER GAD ,  RONEN RONNY ,  ANNAVARAM MURALI

IPC: G06F15/78 ,  G06F9/50 ,  G06F15/80

CPC classification number: G06F9/3851 ,  G06F1/206 ,  G06F1/3203 ,  G06F1/329 ,  G06F9/3885 ,  G06F9/3891 ,  G06F9/3897 ,  Y02D10/16 ,  Y02D10/24 ,  Y02D50/20

Abstract: PROBLEM TO BE SOLVED: To provide a microprocessor that operates well on both a scalar task and a parallel task. SOLUTION: A method and apparatus for changing the configuration of a multi-core processor is disclosed. A throttle module (or throttle logic) 210 may determine the amount of parallelism present in the currently-executing program, and change the execution of the threads of that program on the various cores. If the amount of parallelism is high, then the processor may be configured to run a larger amount of threads on cores configured to consume less power. If the amount of parallelism is low, then the processor may be configured to run a smaller amount of threads on cores configured for greater scalar performance. COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 要解决的问题：提供在标量任务和并行任务两者上运行良好的微处理器。 解决方案：公开了一种用于改变多核处理器的配置的方法和装置。 节气门模块（或节气门逻辑）210可以确定当前执行的程序中存在的并行度的量，并且改变该程序的线程在各种核心上的执行。 如果并行量高，则处理器可以被配置为在被配置为消耗较少功率的核上运行更大量的线程。 如果并行量较低，则处理器可能被配置为在配置为更高标量性能的核心上运行较少量的线程。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：JP2011076639A

公开(公告)日：2011-04-14

申请号：JP2011007496

申请日：2011-01-18

Applicant: Intel Corp ,  インテル コーポレイション

Inventor： BIGBEE BRYANT ,  HANKINS RICHARD A ,  WANG HONG ,  DIEP TRUNG ,  XINMIN TIAN ,  KAUSHIK CHIV ,  SHEN JOHN ,  MALLICK ASIT ,  GIRKAR MILLIND ,  SETHI PRASHANT ,  CHINYA GAUTHAM ,  PATEL BAIJU ,  HELD JAMES PAUL

IPC: G06F9/46

CPC classification number: G06F9/4843

Abstract: PROBLEM TO BE SOLVED: To provide a method, apparatus and system for scheduling OS-independent 'shreds' without intervention of an operating system.
SOLUTION: For at least in one embodiment, the shred is scheduled for execution by a scheduler routine rather than the operating system. The scheduler routine may run on each enabled sequencer. The schedulers may retrieve shred descriptors from a queue system. The sequencer associated with the scheduler may then execute the shred described by the descriptor. Other embodiments are also described and claimed.
COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于在不介入操作系统的情况下调度与OS无关的“碎片”的方法，装置和系统。 解决方案：至少在一个实施例中，碎片被调度为由调度器例程而不是操作系统执行。 调度程序例程可以在每个启用的定序器上运行。 调度器可以从队列系统检索碎片描述符。 与调度器相关联的定序器然后可以执行由描述符描述的碎片。 还描述和要求保护其他实施例。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP2007242003A

公开(公告)日：2007-09-20

申请号：JP2007028172

申请日：2007-02-07

Applicant: Intel Corp ,  インテル・コーポレーション

Inventor： JACOBSON QUINN ,  BRACY ANNE ,  WANG HONG ,  SHEN JOHN ,  HAMMARLUND PER ,  MERTEN MATTHEW ,  SRINIVAS SURESH ,  DOSHI KSHITIJ ,  CHINYA GAUTHAM ,  SAHA BRATIN ,  ADL-TABATABAI ALI-REZA ,  SHEAFFER GAD

IPC: G06F12/08

CPC classification number: G06F12/0815 ,  G06F11/3471 ,  G06F11/3648 ,  G06F12/0804 ,  G06F12/0817 ,  G06F12/0831 ,  G06F12/0842 ,  G06F12/145 ,  G06F2201/865

Abstract: PROBLEM TO BE SOLVED: To provide a method for efficiently check memory properties in a microprocessor system. SOLUTION: Attribute bits indicating that a program has recently checked that a block of memory is appropriate for the current portion of the program to access, indicating that the program has analyzed this block of memory by a performance monitoring tool, or having properties such as access right are included in a cache memory line, and correspond to only one software thread of the program having multisoftware threads. The attribute bits are used to check the memory state of an address used by the program. COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于有效地检查微处理器系统中的存储器特性的方法。 解决方案：指示程序最近检查一个存储器块是否适合于程序当前部分访问的属性位，指示程序已经由性能监视工具分析了该块存储器，或者具有属性 例如访问权被包括在高速缓存存储器行中，并且仅对应于具有多软件线程的程序的一个软件线程。 属性位用于检查程序使用的地址的内存状态。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：JP2011103132A

公开(公告)日：2011-05-26

申请号：JP2011001163

申请日：2011-01-06

Applicant: Intel Corp ,  インテル コーポレイション

Inventor： CHINYA GAUTHAM ,  WANG HONG ,  ZOU XIANG ,  KAUSHIK CHIV ,  BIGBEE BRYANT ,  SHEN JOHN ,  DIEP TRUNG ,  AGGARWAL ANIL ,  PATEL BAIJU V ,  HELD JAMES PAUL ,  SETHI PRASHANT ,  HANKINS RICHARD A ,  REID JOHN L

IPC: G06F9/46

CPC classification number: G06F9/45533 ,  G06F9/4881

Abstract: PROBLEM TO BE SOLVED: To provide a method for scheduling threads without restricting the scheduling to the small number of threads and without exerting a negative influence on performance for a system that supports concurrent execution of a plurality of software threads such as SMT, SMP and/or CMP systems. SOLUTION: Shreds 130 to 136 are generated and managed by a user-level program and scheduled so as to run on a sequencer sequestered from an operating system 140. An abstraction layer provides respective functions of sequestration logic, proxy execution logic, transition detection and shred suspension logic, and sequencer arithmetic logic. COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于调度线程的方法，而不限制对少量线程的调度，并且对支持多个软件线程（例如SMT）的并发执行的系统的性能不产生负面影响， SMP和/或CMP系统。 解决方案：碎片130至136由用户级程序生成和管理，并被调度以便在从操作系统140隔离的定序器上运行。抽象层提供封存逻辑，代理执行逻辑，转换的相应功能 检测和碎片悬挂逻辑，以及定序器算术逻辑。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP2011090705A

公开(公告)日：2011-05-06

申请号：JP2010286087

申请日：2010-12-22

Applicant: Intel Corp ,  インテル・コーポレーション

Inventor： WANG HONG ,  WAN PERRY ,  GIRKAR MILIND ,  SAITO HIDEKI ,  LAVERY DANIEL ,  HOFLEHNER GEROLF ,  TIAN XINMIN ,  SHEN JOHN ,  LIAO SHIH-WEI ,  KIM DONGKEUN ,  HAAB GRANT ,  SHAH SANJIV

IPC: G06F9/45 ,  G06F9/38 ,  G06F9/46 ,  G06F9/48 ,  G06F12/08

CPC classification number: G06F9/3851 ,  G06F8/4442 ,  G06F9/383 ,  G06F9/4843 ,  G06F9/52

Abstract: PROBLEM TO BE SOLVED: To provide a method and a device for reducing a memory latency in a software application.
SOLUTION: A performance analysis tool 208 is used to profile a resource use amount of the software application 210, and specifies an area of the software application 210 experiencing a performance bottleneck. A compiler runtime command is generated within the software application, to generate and manage a helper thread. The helper thread prefetches a data in the specified areas of the software application experiencing the performance bottleneck. A counting mechanism is inserted into the helper thread and the counting mechanism is inserted into a main thread, to help ensure the prefetched data is not removed from a cache before the main thread is able to take advantage of the prefetched data.
COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于减少软件应用程序中的存储器延迟的方法和装置。 解决方案：性能分析工具208用于描述软件应用210的资源使用量，并指定软件应用210遇到性能瓶颈的区域。 在软件应用程序中生成编译器运行时命令，以生成和管理辅助线程。 辅助线程将预览遇到性能瓶颈的软件应用程序的指定区域中的数据。 计数机制被插入到辅助线程中，并且计数机制被插入到主线程中，以帮助确保在主线程能够利用预取数据之前，预取数据不被从高速缓存中移除。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP2007102781A

公开(公告)日：2007-04-19

申请号：JP2006266590

申请日：2006-09-29

Applicant: Intel Corp ,  インテル・コーポレーション

Inventor： CHINYA GAUTHAM ,  WANG HONG ,  SETHI PRASHANT ,  KAUSHIK SHIV ,  BIGBEE BRYANT ,  SHEN JOHN ,  HANKINS RICHARD ,  ZOU XIANG ,  PATEL BAIJU ,  BRANDT JASON ,  AGGARWAL ANIL ,  REID JOHN

IPC: G06F9/50 ,  G06F9/48

CPC classification number: G06F9/3005 ,  G06F9/3009 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3877 ,  G06F9/3885 ,  G06F9/461

Abstract: PROBLEM TO BE SOLVED: To provide a method for generating a persistent user-level thread.
SOLUTION: Embodiments of the invention provide a method of creating, based on an operating-system (OS)-scheduled thread running on an OS-visible sequencer and using an instruction set extension, a persistent user-level thread to run on an OS-sequestered sequencer independently of context switch activities on the OS-scheduled thread. The OS-scheduled thread and the persistent user-level thread may share a common virtual address space. Embodiments of the invention may also provide a method of causing a service thread running on an additional OS-visible sequencer to provide OS services to the persistent user-level thread. Embodiments of the invention may further provide apparatus, system, and machine-readable medium thereof.
COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于生成持久用户级线程的方法。 解决方案：本发明的实施例提供了一种基于在OS可见定序器上运行并使用指令集扩展的操作系统（OS）调度的线程来创建持久的用户级线程来运行的方法 独立于操作系统调度的线程上的上下文切换活动的OS隔离的定序器。 OS调度的线程和持久用户级线程可以共享公共的虚拟地址空间。 本发明的实施例还可以提供一种使服务线程在附加的OS可见定序器上运行以向持久用户级线程提供OS服务的方法。 本发明的实施例还可以提供其装置，系统和机器可读介质。 版权所有（C）2007，JPO＆INPIT