-
公开(公告)号：CN103473210A
公开(公告)日：2013-12-25
申请号：CN201310392949.6
申请日：2013-09-03
Applicant: 上海大学
IPC: G06F15/173
Abstract: 本发明涉及一种多芯核三维芯片的拓扑系统和数据包路由方法。本系统是为缩减片上通信路径，提高网络数据吞吐而设计的系统，由n个路由器层、n+1个芯核层、2n个层间互连层组成，其中路由器层和芯核层交错层叠排布，路由器层和芯核层之间使用层间互连层垂直通信；其路由方法为应用于三维芯片的单路由器层路由方法和多路由器层路由方法两种。采用本发明，将芯核与路由器单元分层排布，能够减少三维芯片的片上网络中路由器单元的数目，缩短数据链路路径，提高路径多样性，使得网络时延更小，数据吞吐量更大，网络拥塞更小。本发明系统结构简洁紧凑，易于硬件实现，路由方法简单高效，适用于多芯核芯片的三维系统。
Search Results
1
records
(took 0.017 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
