-
公开(公告)号：CN119692297A
公开(公告)日：2025-03-25
申请号：CN202411536858.X
申请日：2024-10-31
IPC: G06F30/398 , G06F30/392
Abstract: 本发明提供一种静电放电结构鲁棒性评估方法及其装置，属于半导体技术领域，包括：对芯片进行逐层去除，对获取的版图信息进行电路分析获取电路原理图，根据电路原理图进行截面染色处理获取几何信息，对静电放电结构中进行检测获取PN区分布信息，利用版图信息、几何信息和PN区分布信息进行TCAD仿真，根据得到的电气特性信息确定芯片的静电放电结构的鲁棒性能。本发明提供的静电放电结构鲁棒性评估方法及其装置，提供了一种基于结构提取和TCAD仿真的静电放电结构鲁棒性评估手段，不需要器件设计厂商提供静电放电结构的电路原理图和版图，也不需要其提供工艺参数，有效提高半导体器件ESD结构鲁棒性评估效率。
Search Results
1
records
(took 0.047 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
