-
公开(公告)号：CN119918500A
公开(公告)日：2025-05-02
申请号：CN202510035855.6
申请日：2025-01-09
Applicant: 厦门大学
IPC: G06F30/398 , G06F30/392 , G06F30/327 , G06F30/323
Abstract: 一种基于与异或多数图的电路面积优化方法，涉及数字逻辑电路面积优化方法。该方法将输入的集成电路转化为AIG网表，然后根据异或门节点和多数逻辑门节点的AIG等效结构，在AIG网表中进行切割和替换，将AIG网表根据切割的结果，进行等效门节点的覆盖，将AIG网表最终通过映射转化为AXMIG网表，能够进行不局限于二输入的与门进行面积的优化，优化效果好，能够使得集成电路具有良好的综合性能。因为电路的面积与逻辑网表的映射门数量密切相关，简单的逻辑网表通常对应着较小的电路面积，通过简化逻辑网表来实现电路的面积优化的目的。
Search Results
1
records
(took 0.02 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
