-
公开(公告)号：CN106210749A
公开(公告)日：2016-12-07
申请号：CN201510312553.5
申请日：2015-06-09
Applicant: 富士施乐株式会社
IPC: H04N19/89 , H04N19/166
CPC classification number: H04L1/0045 , H03M5/00 , H03M5/14 , H03M13/19 , H04L1/0042 , H04L1/0063
Abstract: 本发明提供了解码设备、信息传输系统和解码方法。所述解码设备包括：接收单元，其接收数据，该数据的位数被转换且被编码以使第一码的出现频率和第二码的出现频率之间的比率处在预定范围内，并且该数据附有误差校正码，该误差校正码包括用于计算编码数据的误差位置的冗余位和编码数据的奇偶校验位；以及检测单元，当与误差位置相对应的校正子的值为第一预定值且在解码中发生误差时，或者当校正子的值不是第一值且奇偶校验位的值是第二预定值且在解码中发生误差时，该检测单元检测到在数据中存在奇数位误差。
-
公开(公告)号：CN106210749B
公开(公告)日：2019-04-19
申请号：CN201510312553.5
申请日：2015-06-09
Applicant: 富士施乐株式会社
IPC: H04N19/89 , H04N19/166
Abstract: 本发明提供了解码设备、信息传输系统和解码方法。所述解码设备包括：接收单元，其接收数据，该数据的位数被转换且被编码以使第一码的出现频率和第二码的出现频率之间的比率处在预定范围内，并且该数据附有误差校正码，该误差校正码包括用于计算编码数据的误差位置的冗余位和编码数据的奇偶校验位；以及检测单元，当与误差位置相对应的校正子的值为第一预定值且在解码中发生误差时，或者当校正子的值不是第一值且奇偶校验位的值是第二预定值且在解码中发生误差时，该检测单元检测到在数据中存在奇数位误差。
-
公开(公告)号：CN101729061A
公开(公告)日：2010-06-09
申请号：CN200910147370.7
申请日：2009-06-18
Applicant: 富士施乐株式会社
Inventor： 粟田惠德
IPC: H03K19/173 , G06F13/38
CPC classification number: G06F17/5054 , H03K19/17748 , H03K19/17756
Abstract: 本发明公开了一种电子器件、配置可重编程逻辑元件的方法以及图像形成装置，所述电子器件包括可重编程逻辑元件、配置数据存储器、读取部分、哑数据生成部分、跳读判断部分、写入部分以及控制部分。所述配置数据存储器存储用于所述可重编程逻辑元件的配置数据。所述读取部分从所述配置数据存储器中依次读取所述配置数据。所述哑数据生成部分生成哑数据。所述跳读判断部分判断是否跳读所述配置数据。所述写入部分将所述配置数据或所述哑数据写入所述可重编程逻辑元件。如果所述跳读判断部分判定将跳读所述配置数据，则所述控制部分进行控制以将由所述哑数据生成部分生成的所述哑数据发送到所述写入部分。
-
公开(公告)号：CN101729061B
公开(公告)日：2013-09-18
申请号：CN200910147370.7
申请日：2009-06-18
Applicant: 富士施乐株式会社
Inventor： 粟田惠德
IPC: G06F13/38 , H03K19/173
CPC classification number: G06F17/5054 , H03K19/17748 , H03K19/17756
Abstract: 本发明公开了一种电子器件、配置可重编程逻辑元件的方法以及图像形成装置，所述电子器件包括可重编程逻辑元件、配置数据存储器、读取部分、哑数据生成部分、跳读判断部分、写入部分以及控制部分。所述配置数据存储器存储用于所述可重编程逻辑元件的配置数据。所述读取部分从所述配置数据存储器中依次读取所述配置数据。所述哑数据生成部分生成哑数据。所述跳读判断部分判断是否跳读所述配置数据。所述写入部分将所述配置数据或所述哑数据写入所述可重编程逻辑元件。如果所述跳读判断部分判定将跳读所述配置数据，则所述控制部分进行控制以将由所述哑数据生成部分生成的所述哑数据发送到所述写入部分。
-
-
-
Search Results
4
records
(took 0.017 seconds)
