公开(公告)号：CN101641656B

公开(公告)日：2011-11-16

申请号：CN200780052359.1

申请日：2007-03-29

Applicant: 富士通株式会社

Inventor： 宝本敏治 ,  后藤邦彦

IPC: G05F3/30 ,  G05F3/24

CPC classification number: G05F3/30

Abstract: 本发明提供了一种基准电压生成电路，其特征在于，包括：第一PN结元件(PN1)，所述第一PN结元件的正向电压为第一电压(V1)；第二PN结元件(PN2)，所述第二PN结元件的电流密度与所述第一PN结元件不同，并且所述第二PN结元件的正向电压为比所述第一电压V1高的第二电压V2；以及生成电路(101～103)，对所述生成电路输入所述第一电压V1和所述第二电压V2，则生成以A1、A2、A3为系数的、以A2×V2+A3×(A2×V2-A1×V1)表示的基准电压，其中，所述A1和A2为不同的值。

公开(公告)号：CN101641656A

公开(公告)日：2010-02-03

申请号：CN200780052359.1

申请日：2007-03-29

Applicant: 富士通株式会社

Inventor： 宝本敏治 ,  后藤邦彦

IPC: G05F3/30 ,  G05F3/24

CPC classification number: G05F3/30

Abstract: 本发明提供了一种基准电压生成电路，其特征在于，包括：第一PN结元件(PN1)，所述第一PN结元件的正向电压为第一电压V1；第二PN结元件(PN2)，所述第二PN结元件的电流密度与所述第一PN结元件不同，并且所述第二PN结元件的正向电压为比所述第一电压V1高的第二电压V2；以及生成电路(101～103)，对所述生成电路输入所述第一电压V1和所述第二电压V2，则生成以A1、A2、A3为系数的、以A2×V2+A3×(A2×V2-A1×V1)表示的基准电压，其中，所述A1和A2为不同的值。