公开(公告)号：CN109891690B

公开(公告)日：2021-02-05

申请号：CN201780064961.0

申请日：2017-10-16

Applicant: 日本电信电话株式会社

Inventor： 岸俊树 ,  长谷宗彦 ,  中野慎介 ,  桂井宏明 ,  野河正史 ,  野坂秀之

IPC: H01S5/042 ,  H03F1/22 ,  H03K19/0175 ,  H04B10/54

Abstract: 驱动器电路(11)包括多个级联连接的NMOS晶体管，调制信号(VGN1)被施加到所述NMOS晶体管中的位于最下级处的最下级晶体管(TN1)的栅极端子，对位于所述最下级晶体管的上级处的上级晶体管(TN2)的栅极端子施加上级偏置电位(VGN2)，所述上级偏置电位(VGN2)包括位于所述上级晶体管(TN2)的紧邻下级的晶体管(TN1)的最小栅极‑源极电压(VGN1min)和最大漏极‑源极电压(VDS1max)之和。

公开(公告)号：CN109891690A

公开(公告)日：2019-06-14

申请号：CN201780064961.0

申请日：2017-10-16

Applicant: 日本电信电话株式会社

Inventor： 岸俊树 ,  长谷宗彦 ,  中野慎介 ,  桂井宏明 ,  野河正史 ,  野坂秀之

IPC: H01S5/042 ,  H03F1/22 ,  H03K19/0175 ,  H04B10/54

Abstract: 驱动器电路(11)包括多个级联连接的NMOS晶体管，调制信号(VGN1)被施加到所述NMOS晶体管中的位于最下级处的最下级晶体管(TN1)的栅极端子，对位于所述最下级晶体管的上级处的上级晶体管(TN2)的栅极端子施加上级偏置电位(VGN2)，所述上级偏置电位(VGN2)包括位于所述上级晶体管(TN2)的紧邻下级的晶体管(TN1)的最小栅极-源极电压(VGN1min)和最大漏极-源极电压(VDS1max)之和。