-
公开(公告)号：CN1744175A
公开(公告)日：2006-03-08
申请号：CN200510097814.2
申请日：2005-08-30
Applicant: 松下电器产业株式会社
Abstract: 本发明提供一种即使自低压电源供给的电源电压VDD比推荐工作电源电压低，也能够防止CMOS输出部的穿通电流发生的驱动电路。该驱动电路包括：电平移位部(13)和CMOS输出部(14)，其中电平移位部(13)具有源极与高压电源连接、漏极与IN4连接、栅极与IN5连接的P型MOS晶体管(2)，源极与高压电源连接、漏极与IN5连接、栅极与IN4连接的P型MOS晶体管(3)，源极接地、漏极与IN4连接、栅极接收低压信号的N型MOS晶体管(5)，以及源极接地、漏极与IN5连接的N型MOS晶体管(6)；CMOS输出部(14)具有P型MOS晶体管(1)及N型MOS晶体管(4)；P型MOS晶体管(2)的驱动电流比N型MOS晶体管(5)的驱动电流大。
-
公开(公告)号：CN101278389B
公开(公告)日：2013-01-09
申请号：CN200680036056.6
申请日：2006-09-29
Applicant: 松下电器产业株式会社
IPC: H01L21/822 , H01L21/82 , H01L27/04
Abstract: 本发明公开了一种半导体集成电路。在半导体芯片上包括多个电路单元，该多个电路单元沿着半导体芯片的第一芯片边形成，多个电路单元中的每一个电路单元都具有垫。多个电路单元中位于第一芯片边的至少端部附近的一个以上的电路单元朝着从第一芯片边的中央部开始越靠近端部离第一芯片边越远的方向呈阶梯状地错开布置着。
-
公开(公告)号：CN101341588B
公开(公告)日：2010-06-02
申请号：CN200780000765.3
申请日：2007-03-22
Applicant: 松下电器产业株式会社
Abstract: 本发明的半导体集成电路器件，即使在导电引线彼此之间产生短路时，也能够抑制焊丝的温度上升，使半导体集成电路器件的可靠性提高。为此，本发明将从外部电源向半导体集成电路芯片的电源部供给电源用的树脂封装的导电引线、与半导体集成电路芯片的焊盘，利用多条焊丝连接。再有，将与GND连接并向半导体集成电路芯片的电源部供给接地电位用的树脂封装的导电引线、与半导体集成电路芯片的焊盘，利用多条焊丝连接。
-
Patent Agency Ranking
公开(公告)号：CN101278389A
公开(公告)日：2008-10-01
申请号：CN200680036056.6
申请日：2006-09-29
Applicant: 松下电器产业株式会社
IPC: H01L21/822 , H01L21/82 , H01L27/04
Abstract: 本发明公开了一种半导体集成电路。在半导体芯片上包括多个电路单元，该多个电路单元沿着半导体芯片的第一芯片边形成，多个电路单元中的每一个电路单元都具有垫。多个电路单元中位于第一芯片边的至少端部附近的一个以上的电路单元朝着从第一芯片边的中央部开始越靠近端部离第一芯片边越远的方向呈阶梯状地错开布置着。
-
公开(公告)号：CN1705117A
公开(公告)日：2005-12-07
申请号：CN200510075432.X
申请日：2005-06-01
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/11803 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种三值输出多通道半导体集成电路的布图，提供一种提高半导体集成电路的集成度、用于使输出特性稳定的最佳半导体集成电路的布图设计。三值输出电路构成为：以输出连接焊盘为中心、在一方配置第二高侧晶体管(5)、二极管(8)、第二电平移位电路(7)，在另一方配置低侧晶体管(10)、第一高侧晶体管(4)、第一电平移位电路(6)、前置驱动器(9)，将各单元排列成一列，且第二高侧晶体管(5)和低侧晶体管(10)夹持输出连接焊盘(11)，上述第一电平移位电路(6)、上述第二电平移位电路(7)和上述前置驱动器(9)的单元宽度相当于上述低侧晶体管(10)的单元宽度。
-
公开(公告)号：CN100541569C
公开(公告)日：2009-09-16
申请号：CN200510097814.2
申请日：2005-08-30
Applicant: 松下电器产业株式会社
Abstract: 本发明提供一种即使自低压电源供给的电源电压VDD比推荐工作电源电压低，也能够防止CMOS输出部的穿通电流发生的驱动电路。该驱动电路包括：电平移位部(13)和CMOS输出部(14)，其中电平移位部(13)具有源极与高压电源连接、漏极与IN4连接、栅极与IN5连接的P型MOS晶体管(2)，源极与高压电源连接、漏极与IN5连接、栅极与IN4连接的P型MOS晶体管(3)，源极接地、漏极与IN4连接、栅极接收低压信号的N型MOS晶体管(5)，以及源极接地、漏极与IN5连接的N型MOS晶体管(6)；CMOS输出部(14)具有P型MOS晶体管(1)及N型MOS晶体管(4)；P型MOS晶体管(2)的驱动电流比N型MOS晶体管(5)的驱动电流大。
-
公开(公告)号：CN101341588A
公开(公告)日：2009-01-07
申请号：CN200780000765.3
申请日：2007-03-22
Applicant: 松下电器产业株式会社
Abstract: 本发明的半导体集成电路器件，即使在导电引线彼此之间产生短路时，也能够抑制焊丝的温度上升，使半导体集成电路器件的可靠性提高。为此，本发明将从外部电源向半导体集成电路芯片的电源部供给电源用的树脂封装的导电引线、与半导体集成电路芯片的焊盘，利用多条焊丝连接。再有，将与GND连接并向半导体集成电路芯片的电源部供给接地电位用的树脂封装的导电引线、与半导体集成电路芯片的焊盘，利用多条焊丝连接。
-
公开(公告)号：CN100428462C
公开(公告)日：2008-10-22
申请号：CN200510075432.X
申请日：2005-06-01
Applicant: 松下电器产业株式会社
Abstract: 本发明涉及一种三值输出多通道半导体集成电路的布图，提供一种提高半导体集成电路的集成度、用于使输出特性稳定的最佳半导体集成电路的布图设计。三值输出电路构成为：以输出连接焊盘为中心、在一方配置第二高侧晶体管(5)、二极管(8)、第二电平移位电路(7)，在另一方配置低侧晶体管(10)、第一高侧晶体管(4)、第一电平移位电路(6)、前置驱动器(9)，将各单元排列成一列，且第二高侧晶体管(5)和低侧晶体管(10)夹持输出连接焊盘(11)，上述第一电平移位电路(6)、上述第二电平移位电路(7)和上述前置驱动器(9)的单元宽度相当于上述低侧晶体管(10)的单元宽度。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
