信息处理装置和信息处理方法

    公开(公告)号:CN100359493C

    公开(公告)日:2008-01-02

    申请号:CN200410045101.7

    申请日:2004-04-08

    Inventor: 尾坂匡隆

    CPC classification number: G06F13/1689

    Abstract: 本发明公开了一种信息处理装置和方法,包括存储部件和存储控制部件,其中该存储控制部件包括输出子部件,可用于当数据读取开始于自存储块中的中间存储单元时,输出包括读指令和指示中间存储单元的地址的第一命令和包括读指令和指示正好在中间存储单元之前的存储单元地址的第二命令,且当自第一命令的输出经过预定的时间之后被输出,并且该存储部件根据第一命令输出来自存储块中多个存储单元中的每一个的数据,以及根据第二命令输出来自存储块中正好在中间存储单元之前的存储单元的数据。存储控制部件中用于信号输入/输出的端子数量可以缩减,并且可以在维持存储在高速缓存存储器中的数据和存储在存储部件中的数据之间一致性的同时执行信息处理。

    存储器写入装置
    2.
    发明公开

    公开(公告)号:CN101228511A

    公开(公告)日:2008-07-23

    申请号:CN200580051229.7

    申请日:2005-12-15

    Inventor: 尾坂匡隆

    CPC classification number: G06F8/654

    Abstract: 本发明提供一种存储器写入装置。在电源接通后,由微型计算机起动抑制DMA起动控制装置(101)抑制CPU(112)的起动,在CPU(112)起动前,由DMA控制装置(102)将在存储卡I/F(103)读取的程序写入到可写入ROM(105),在CPU(112)起动后,CPU112执行被写入到可写入ROM(105)中的程序。

    存储控制装置以及大规模集成电路

    公开(公告)号:CN1220142C

    公开(公告)日:2005-09-21

    申请号:CN02118587.5

    申请日:2002-04-25

    CPC classification number: G06F13/161

    Abstract: 一种存储控制装置,用于对总线主控器之间存储器存取争用进行仲裁,同时,关于各总线主控器,在所要求的时间余量内保证所要求的传输速率。LSI100外部的装置把传输速率信息写入传输速率信息存储单元111中,所述传输速率信息表示传输速率和保证所述传输速率的时限。作为响应,定时信息发生器单元112把最小时限确定为周期,并且关于各总线主控器,还根据存储器总线带宽把用来保证所要求的传输速率的时间确定为总线使用许可时限。随着时间推移,仲裁器单元114将总线使用权顺序地给予发出总线请求的各总线主控器长达相应的总线使用许可时限之久。

    半导体装置及开发支援装置

    公开(公告)号:CN101548270A

    公开(公告)日:2009-09-30

    申请号:CN200880000818.6

    申请日:2008-06-09

    CPC classification number: G01R31/3177 G01R31/3187

    Abstract: 本发明公开了一种半导体装置及开发支援装置。对LSI内部信号(100-107)的状态进行监视,将信号名信息(31)、信号状态信息(32)以及信号状态已发生跃变的LSI内部的时间信息(33)包化并作为跟踪信息(10)输出到外部。在开发支援装置中,将跟踪信息(10)解码,再将LSI内部的时间信息变换为实时信息,然后,根据所得到的信息再现LSI内部信号的波形。能够用个数比跟踪信号的条数还少的端子(16)跟踪多个LSI内部信号。

    信息处理装置、存储器、信息处理方法以及程序

    公开(公告)号:CN1538302A

    公开(公告)日:2004-10-20

    申请号:CN200410045101.7

    申请日:2004-04-08

    Inventor: 尾坂匡隆

    CPC classification number: G06F13/1689

    Abstract: 存储控制部件和存储部件通过用于地址、数据和控制信号传送的总线相互连接。存储控制部件将包括存储部件中的第一预定位置的第一命令输出到存储部件。在第一命令的输出经过了预定的时间之后,存储控制部件将包括存储部件中的第二预定位置的第二命令输出到存储部件。

    存储控制装置以及大规模集成电路

    公开(公告)号:CN1383066A

    公开(公告)日:2002-12-04

    申请号:CN02118587.5

    申请日:2002-04-25

    CPC classification number: G06F13/161

    Abstract: 一种存储控制装置,用于对总线主控器之间存储器存取争用进行仲裁,同时,关于各总线主控器,在所要求的时间余量内保证所要求的传输速率。LSI 100外部的装置把传输速率信息写入传输速率信息存储单元111中,所述传输速率信息表示传输速率和保证所述传输速率的时限。作为响应,定时信息发生器单元112把最小时限确定为周期,并且关于各总线主控器,还根据存储器总线带宽把用来保证所要求的传输速率的时间确定为总线使用许可时限。随着时间推移,仲裁器单元114将总线使用权顺序地给予发出总线请求的各总线主控器长达相应的总线使用许可时限之久。

Patent Agency Ranking