公开(公告)号：CN101179071B

公开(公告)日：2011-06-08

申请号：CN200710165891.6

申请日：2007-11-07

Applicant: 松下电器产业株式会社

Inventor： 松冈大辅

IPC: H01L27/02 ,  H01L23/50

CPC classification number: H01L24/06 ,  H01L2224/05554 ,  H01L2224/06153 ,  H01L2924/14

Abstract: 半导体集成电路(5)在其中央部设置内部电路(4)，并沿着半导体集成电路的4边，排列设置与外部进行信号输入输出用的I/O电路(1、2)及焊盘(3)。I/O电路(2)是设有1个焊盘的1级用I/O电路，I/O电路(1)是在朝向内部电路的方向以锯齿状设有两个焊盘的2级用I/O电路，作为全体设置两种I/O，所设置的焊盘的个数与必要的焊盘数相等。1级用I/O电路(2)与2级用I/O电路(1)具有给其供电的电源布线，这些电源布线为在I/O电路(1、2)的排列方向上前进的环状，在1级用与2级用I/O电路(1、2)间转接电源布线的电源布线转接区域(A)，设置在半导体集成电路的4个角部(C)。从而即使在焊盘数较多的半导体集成电路中，也能有效削减其面积。

公开(公告)号：CN102157524A

公开(公告)日：2011-08-17

申请号：CN201110091015.X

申请日：2007-11-07

Applicant: 松下电器产业株式会社

Inventor： 松冈大辅

IPC: H01L27/02 ,  H01L23/50

CPC classification number: H01L24/06 ,  H01L2224/05554 ,  H01L2224/06153 ,  H01L2924/14

Abstract: 半导体集成电路(5)在其中央部设置内部电路(4)，并沿着半导体集成电路的4边，排列设置与外部进行信号输入输出用的I/O电路(1、2)及焊盘(3)。I/O电路(2)是设有1个焊盘的1级用I/O电路，I/O电路(1)是在朝向内部电路的方向以锯齿状设有两个焊盘的2级用I/O电路，作为全体设置两种I/O，所设置的焊盘的个数与必要的焊盘数相等。1级用I/O电路(2)与2级用I/O电路(1)具有给其供电的电源布线，这些电源布线为在I/O电路(1、2)的排列方向上前进的环状，在1级用与2级用I/O电路(1、2)间转接电源布线的电源布线转接区域(A)，设置在半导体集成电路的4个角部(C)。从而即使在焊盘数较多的半导体集成电路中，也能有效削减其面积。

公开(公告)号：CN101110588A

公开(公告)日：2008-01-23

申请号：CN200710129196.4

申请日：2007-07-13

Applicant: 松下电器产业株式会社

Inventor： 松冈大辅

IPC: H03K19/0175 ,  H03K19/0185

CPC classification number: H03K19/018528

Abstract: 为提供在高速时仍然稳定工作的、具有小的电路规模的输出控制电路，输出控制电路包括：串联连接的第一反相器和第二反相器，用于以输入信号的翻转电压电平输出信号；第一输出单元，对该单元，基于由第二反相器输出的信号的电压电平控制输出；第三反相器，该反相器的输出连接到第一反相器的输出，用于以由第二反相器输出的信号的翻转电压电平输出信号；以及第二输出单元，对该单元，基于由第一反相器输出的信号的电压电平和第三反相器输出的信号的电压电平控制输出。

公开(公告)号：CN101179071A

公开(公告)日：2008-05-14

申请号：CN200710165891.6

申请日：2007-11-07

Applicant: 松下电器产业株式会社

Inventor： 松冈大辅

IPC: H01L27/02 ,  H01L23/50

CPC classification number: H01L24/06 ,  H01L2224/05554 ,  H01L2224/06153 ,  H01L2924/14

Abstract: 半导体集成电路(5)在其中央部设置内部电路(4)，并沿着半导体集成电路的4边，排列设置与外部进行信号输入输出用的I/O电路(1、2)及焊盘(3)。I/O电路(2)是设有1个焊盘的1级用I/O电路，I/O电路(1)是在朝向内部电路的方向以锯齿状设有两个焊盘的2级用I/O电路，作为全体设置两种I/O，所设置的焊盘的个数与必要的焊盘数相等。1级用I/O电路(2)与2级用I/O电路(1)具有给其供电的电源布线，这些电源布线为在I/O电路(1、2)的排列方向上前进的环状，在1级用与2级用I/O电路(1、2)间转接电源布线的电源布线转接区域(A)，设置在半导体集成电路的4个角部(C)。从而即使在焊盘数较多的半导体集成电路中，也能有效削减其面积。

公开(公告)号：CN102157524B

公开(公告)日：2012-10-24

申请号：CN201110091015.X

申请日：2007-11-07

Applicant: 松下电器产业株式会社

Inventor： 松冈大辅

IPC: H01L27/02 ,  H01L23/50

CPC classification number: H01L24/06 ,  H01L2224/05554 ,  H01L2224/06153 ,  H01L2924/14

Abstract: 半导体集成电路(5)在其中央部设置内部电路(4)，并沿着半导体集成电路的4边，排列设置与外部进行信号输入输出用的I/O电路(1、2)及焊盘(3)。I/O电路(2)是设有1个焊盘的1级用I/O电路，I/O电路(1)是在朝向内部电路的方向以锯齿状设有两个焊盘的2级用I/O电路，作为全体设置两种I/O，所设置的焊盘的个数与必要的焊盘数相等。1级用I/O电路(2)与2级用I/O电路(1)具有给其供电的电源布线，这些电源布线为在I/O电路(1、2)的排列方向上前进的环状，在1级用与2级用I/O电路(1、2)间转接电源布线的电源布线转接区域(A)，设置在半导体集成电路的4个角部(C)。从而即使在焊盘数较多的半导体集成电路中，也能有效削减其面积。

公开(公告)号：CN1305219C

公开(公告)日：2007-03-14

申请号：CN200410101350.3

申请日：2004-12-17

Applicant: 松下电器产业株式会社

Inventor： 前出正人 ,  野尻尚纪 ,  只园雅弘 ,  衣山真二 ,  松冈大辅 ,  宇佐美志郎

IPC: H03K19/0185 ,  H03K17/10

CPC classification number: H03K3/356113 ,  H03K17/102

Abstract: 在电平转换电路中，N型高压晶体管的门限电压被设置为低，其中低压电源VDD的电压加到N型高压晶体管的栅极。由低压电源VDD供电的输入信号IN经过反相器输入N型晶体管的栅极。因此，即使节点W3和W4的电势超出低压电源VDD的电压，也可避免从节点W3和W4经过反相器中的寄生二极管流到低压电源VDD的倒流电流。由各个栅极固定在低压电源VDD上的N型晶体管构成的保护电路位于两个N型高压晶体管N5和N6之间以及两个N型低压晶体管N1和N2之间，用于接收补偿信号IN和XIN，由此避免那些N型补偿信号接收晶体管损坏。

公开(公告)号：CN1630194A

公开(公告)日：2005-06-22

申请号：CN200410101350.3

申请日：2004-12-17

Applicant: 松下电器产业株式会社

Inventor： 前出正人 ,  野尻尚纪 ,  只园雅弘 ,  衣山真二 ,  松冈大辅 ,  宇佐美志郎

IPC: H03K19/0185 ,  H03K17/10

CPC classification number: H03K3/356113 ,  H03K17/102

Abstract: 在电平转换电路中，N型高压晶体管的门限电压被设置为低，其中低压电源VDD的电压加到N型高压晶体管的栅极。由低压电源VDD供电的输入信号IN经过反相器输入N型晶体管的栅极。因此，即使节点W3和W4的电势超出低压电源VDD的电压，也可避免从节点W3和W4经过反相器中的寄生二极管流到低压电源VDD的倒流电流。由各个栅极固定在低压电源VDD上的N型晶体管构成的保护电路位于两个N型高压晶体管N5和N6之间以及两个N型低压晶体管N1和N2之间，用于接收补偿信号IN和XIN，由此避免那些N型补偿信号接收晶体管损坏。