可编程逻辑阵列和可编程逻辑阵列模块生成器

    公开(公告)号:CN101233688A

    公开(公告)日:2008-07-30

    申请号:CN200680028290.4

    申请日:2006-08-01

    Inventor: 桂昭仁

    CPC classification number: H03K19/17744 H03K19/1778 H03K19/17784

    Abstract: PLA包括:输入平面(10),其具有多条数据线(103)、和电压电平根据对该多条数据线的信号输入来变化的多条积项线(104);以及输出平面(20),其具有电压电平根据输入平面上的多条积项线的电压电平变化来进行变化的多条积项线(204)、和输出与该多条积项线的电压电平对应的信号的多条数据线(203)。此处,在输入平面和输出平面的至少一方上的多条数据线的至少一条的两端上具备数据端子(101)。

    半导体器件及其设计方法

    公开(公告)号:CN1542960A

    公开(公告)日:2004-11-03

    申请号:CN200410043422.3

    申请日:2004-04-30

    CPC classification number: H01L23/5225 H01L2924/0002 H01L2924/00

    Abstract: 本发明的目的在于:实现能够防止因噪声引起的电路误动作的半导体器件而不招致因扩大信号布线间隔和向信号布线间插入屏蔽线或者屏蔽层而引起的电路集成度的降低。该半导体器件是在硅半导体衬底上层叠了3层以上的布线层的多层布线结构的半导体器件,配备:用第(N-1)层布线层形成,构成闩锁电路的第1信号线;具有与第1信号线交叉或者一部分重叠配置的部分,用第(N+1)层布线层形成的第2信号线;以及在第1信号线与第2信号线之间,在第2信号线的正下部,用第N层布线层形成,具有作为屏蔽布线功能的电源布线。

    半导体器件及其设计方法

    公开(公告)号:CN100383966C

    公开(公告)日:2008-04-23

    申请号:CN200410043422.3

    申请日:2004-04-30

    CPC classification number: H01L23/5225 H01L2924/0002 H01L2924/00

    Abstract: 本发明的目的在于:实现能够防止因噪声引起的电路误动作的半导体器件而不招致因扩大信号布线间隔和向信号布线间插入屏蔽线或者屏蔽层而引起的电路集成度的降低。该半导体器件是在硅半导体衬底上层叠了3层以上的布线层的多层布线结构的半导体器件,配备:用第(N-1)层布线层形成,构成闩锁电路的第1信号线;具有与第1信号线交叉或者一部分重叠配置的部分,用第(N+1)层布线层形成的第2信号线;以及在第1信号线与第2信号线之间,在第2信号线的正下部,用第N层布线层形成,具有作为屏蔽布线功能的电源布线。

Patent Agency Ranking