交织地址生成装置及交织地址生成方法

    公开(公告)号:CN1154238C

    公开(公告)日:2004-06-16

    申请号:CN00802189.9

    申请日:2000-10-06

    CPC classification number: H03M13/2771 H03M13/2703 H03M13/271 H03M13/2735

    Abstract: 在计数器控制部(101)中,对用矩阵二维数组表示的块交织,使二维数组的行号和列号增量,作为读出地址值来输出,在比特反转装置(102)中,以该读出地址值作为输入来进行比特反转,在列变换装置(103)中,将与该比特反转输出值和来自计数器控制部(101)的列号对应的地址值作为列变换值来输出,在移位寄存器(104)中,对比特反转装置(102)的输出值进行移位,作为地址偏移值来输出,在加法器(105)中,将该地址偏移值和列交换值相加,在大小比较部(106)中,将该相加值与交织大小进行比较,将交织大小以内的数据作为地址值来输出。

    用于发送压缩模式中的下行传播路径质量信息的方法和装置

    公开(公告)号:CN100474961C

    公开(公告)日:2009-04-01

    申请号:CN200480028476.0

    申请日:2004-09-27

    CPC classification number: H04W24/10 H04W28/06

    Abstract: 公开了能够使移动站确保与以往的压缩模式中的下行传播路径质量信息发送方法基本相同的接收性能、并且能够容易控制有关为生成通过上行链路所发送的下行传播路径质量信息而需要的接收信息的测量等的一种压缩模式中的下行传播路径质量信息发送方法以及由简单的结构组成的下行传播路径质量信息发送装置。在下行链路与上行链路中分别出现发送间隔区间的压缩模式中,移动站不保留基于该下行链路的发送间隔区间开始之前的接收信号生成的下行传播路径质量信息,直到该下行链路的发送间隔区间和上行链路的发送间隔区间都结束为止。

    交织地址生成装置及交织地址生成方法

    公开(公告)号:CN1327634A

    公开(公告)日:2001-12-19

    申请号:CN00802189.9

    申请日:2000-10-06

    CPC classification number: H03M13/2771 H03M13/2703 H03M13/271 H03M13/2735

    Abstract: 在计数器控制部101中,对用矩阵二维数组表示的块交织,使二维数组的行号和列号增量,作为读出地址值来输出,在比特反转装置102中,以该读出地址值作为输入来进行比特反转,在列变换装置103中,将与该比特反转输出值和来自计数器控制部101的列号对应的的地址值作为列变换值来输出,在移位寄存器104中,对比特反转装置102的输出值进行移位,作为地址偏移值来输出,在加法器105中,将该地址偏移值和列交换值相加,在大小比较部106中,将该相加值与交织大小进行比较,将交织大小以内的数据作为地址值来输出。

    用于发送压缩模式中的下行传播路径质量信息的方法和装置

    公开(公告)号:CN1860816A

    公开(公告)日:2006-11-08

    申请号:CN200480028476.0

    申请日:2004-09-27

    CPC classification number: H04W24/10 H04W28/06

    Abstract: 公开了能够使移动站确保与以往的压缩模式中的下行传播路径质量信息发送方法基本相同的接收性能、并且能够容易控制有关为生成通过上行链路所发送的下行传播路径质量信息而需要的接收信息的测量等的一种压缩模式中的下行传播路径质量信息发送方法以及由简单的结构组成的下行传播路径质量信息发送装置。在下行链路与上行链路中分别出现发送间隔区间的压缩模式中,移动站不保留基于该下行链路的发送间隔区间开始之前的接收信号生成的下行传播路径质量信息,直到该下行链路的发送间隔区间和上行链路的发送间隔区间都结束为止。

    存储器存取控制装置
    7.
    发明公开

    公开(公告)号:CN1388928A

    公开(公告)日:2003-01-01

    申请号:CN01802556.0

    申请日:2001-08-06

    CPC classification number: G06F13/1689

    Abstract: 本发明提供一种存储器存取控制装置,检测从处理器(10)对存储器(17)的存取请求是写入请求还是读出请求,在存取请求表示对存储器(17)的读出请求的情况下,将处理器(10)的工作时钟停止规定的时钟循环数,而在时钟控制请求信号表示从处理器(10)对存储器(17)的写入请求的情况下,不停止处理器(10)的工作时钟。

Patent Agency Ranking