-
公开(公告)号：CN1163484A
公开(公告)日：1997-10-29
申请号：CN97103057.X
申请日：1997-03-07
Applicant: 株式会社日立制作所 , 日立超爱尔、爱斯、爱工程股份有限公司
IPC: H01L27/06
CPC classification number: G11C7/02 , G11C7/10 , G11C7/1006 , G11C7/1042 , G11C7/1072 , H01L27/10897
Abstract: 具有多条I/O线的存储器芯、传送电路用模块以及逻辑库并存储在数据库中，用它们进行半导体集成电路装置设计。进而，把具有多条I/O线的存储器芯和逻辑电路配置成各I/O线为同一方向，在I/O线之间配置由多级开关群构成的传送电路。若一级或少数级数的开关群导通，则存储器芯的I/O线和逻辑电路的I/O线连通形成传送图形。进而，以放大器模块、存储体模块、电源模块等功能块的组合构成存储器芯、行序列电路和沿位线方向延伸的多条I/O线。
-
公开(公告)号：CN1317764C
公开(公告)日：2007-05-23
申请号：CN01125142.5
申请日：1997-03-07
Applicant: 株式会社日立制作所 , 日立超爱尔、爱斯、爱工程股份有限公司
CPC classification number: G11C7/02 , G11C7/10 , G11C7/1006 , G11C7/1042 , G11C7/1072 , H01L27/10897
Abstract: 具有多条I/O线的存储器芯、传送电路用模块以及逻辑库并存储在数据库中，用它们进行半导体集成电路装置设计。进而，把具有多条I/O线的存储器芯和逻辑电路配置成各I/O线为同一方向，在I/O线之间配置由多级开关群构成的传送电路。若一级或少数级数的开关群导通，则存储器芯的I/O线和逻辑电路的I/O线连通形成传送图形。进而，以放大器模块、存储体模块、电源模块等功能块的组合构成存储器芯、行序列电路和沿位线方向延伸的多条I/O线。
-
公开(公告)号：CN1189902A
公开(公告)日：1998-08-05
申请号：CN96195245.8
申请日：1996-04-26
Applicant: 株式会社日立制作所
CPC classification number: G09G5/391 , G11C7/1006 , G11C8/00
Abstract: 本发明涉及对原始图像进行诸如放大、缩小和旋转等象素密度转换处理以及显示结果图像的一种显示装置,或涉及一种图像处理装置,更具体地,涉及一种进行诸如数据插值的高速筛选操作的处理装置,该筛选操作是象素密度转换处理,以及涉及用于这种高速筛选处理的具有运算功能的存储器。这种新颖的结构提供了包括一个原始图像的小数成分的一个小数地址,这种原始图象通常不提供整数坐标,以及一种半导体存储器100,它包括一个存储单元207,用于保存与整数地址相对应的数据;运算电路202和203,用于根据从存储单元所读的一个小数地址的整数成分所对应的数据和小数成分,进行插值运算;一个地址范围确定功能块216,用于确定上述含小数成分的地址是否在上述存储单元中保存的数据的地址的范围之内。由于这种新颖结构是在LSI芯片内部执行插值运算的,其处理速度比现有水平技术的提高4倍甚至更多。
-
公开(公告)号：CN1284082C
公开(公告)日：2006-11-08
申请号：CN01822131.9
申请日：2001-01-19
Applicant: 株式会社日立制作所
CPC classification number: G06F11/261 , G06F11/267 , G06F15/7867 , H01L25/18 , H01L2224/16225 , H01L2924/00014 , H01L2924/09701 , H01L2924/13091 , H01L2924/15192 , H01L2924/15311 , H01L2924/3011 , H01L2924/00 , H01L2224/0401
Abstract: 在高密度安装电路板(2)上配置微型计算机(3)和随机存取存储器(7)，用存储专用总线(12)把两者结合，以便实现高速数据传输，并且搭载作为可变逻辑电路的以FPGA为代表的可编程器件(8)，另外，在所述微型计算机中搭载能电改写其工作程序的非易失性存储器(16)。所述高密度安装电路板在底面上具有安装用外部端子，能与芯片基系统化的多芯片模块同样安装到母板上。通过在所述可编程器件中设定所需逻辑功能，能模拟以硬件为主体，用电子电路装置实现的功能，另外，通过在非易失性存储器中写入工作程序，能模拟以软件为主体实现的功能。据此，有助于系统开发早期阶段中调试的容易化和原型系统的实现以及从开发到试制进而到产品化的周期的缩短。
-
公开(公告)号：CN1105358C
公开(公告)日：2003-04-09
申请号：CN96195245.8
申请日：1996-04-26
Applicant: 株式会社日立制作所
CPC classification number: G09G5/391 , G11C7/1006 , G11C8/00
Abstract: 本发明涉及对原始图像进行诸如放大、缩小和旋转等象素密度转换处理以及显示结果图像的一种显示装置，或涉及一种图像处理装置，更具体地，涉及一种进行诸如数据插值的高速筛选操作的处理装置，该筛选操作是象素密度转换处理，以及涉及用于这种高速筛选处理的具有运算功能的存储器。这种新颖的结构提供了包括一个原始图像的小数成份的一个小数地址，这种原始图象通常不提供整数坐标，以及一种半导体存储器100，它包括一个存储单元207，用于保存与整数地址相对应的数据；运算电路202和203，用于根据从存储单元所读的一个小数地址的整数成分所对应的数据和小数成分，进行插值运算；一个地址范围确定功能块216，用于确定上述含小数成分的地址是否在上述存储单元中保存的数据的地址的范围之内。由于这种新颖结构是在LSI芯片内部执行插值运算的，其处理速度比现有水平技术的提高4倍甚至更多。
-
Patent Agency Ranking
公开(公告)号：CN103377136A
公开(公告)日：2013-10-30
申请号：CN201310125908.0
申请日：2013-04-12
Applicant: 株式会社日立制作所
CPC classification number: G06F11/1068 , G06F12/0246 , G06F2212/7211
Abstract: 本发明是存储器的管理方法、存储装置及搭载了该存储装置的计算机。即使在从非易失性存储器读出数据时发生错误的情况下，也能够使存储装置的运转时间延长。存储装置具有非易失性存储器、RAM和存储器控制器。RAM具有空块管理表和消耗块管理表。存储器控制器当空块的数为阈值1以上、且在从非易失性存储器读出的数据包含阈值2以上且不足阈值3的错误时，将相应块作为消耗块在消耗块管理表登记。存储器控制器当空块的数为不足阈值1时，将在消耗块管理表登记的消耗块作为空块在空块管理表登记。
-
公开(公告)号：CN1380695A
公开(公告)日：2002-11-20
申请号：CN01125142.5
申请日：1997-03-07
Applicant: 株式会社日立制作所 , 日立超爱尔、爱斯、爱工程股份有限公司
CPC classification number: G11C7/02 , G11C7/10 , G11C7/1006 , G11C7/1042 , G11C7/1072 , H01L27/10897
Abstract: 具有多条I/O线的存储器芯、传送电路用模块以及逻辑库并存储在数据库中,用它们进行半导体集成电路装置设计。进而,把具有多条I/O线的存储器芯和逻辑电路配置成各I/O线为同一方向,在I/O线之间配置由多级开关群构成的传送电路。若一级或少数级数的开关群导通,则存储器芯的I/O线和逻辑电路的I/O线连通形成传送图形。进而,以放大器模块、存储体模块、电源模块等功能块的组合构成存储器芯、行序列电路和沿位线方向延伸的多条I/O线。
-
公开(公告)号：CN1077727C
公开(公告)日：2002-01-09
申请号：CN97103057.X
申请日：1997-03-07
Applicant: 株式会社日立制作所 , 日立超爱尔、爱斯、爱工程股份有限公司
IPC: H01L27/06
CPC classification number: G11C7/02 , G11C7/10 , G11C7/1006 , G11C7/1042 , G11C7/1072 , H01L27/10897
Abstract: 具有多条I/O线的存储器芯、传送电路用模块以及逻辑库并存储在数据库中，用它们进行半导体集成电路装置设计。进而，把具有多条I/O线的存储器芯和逻辑电路配置成各I/O线为同一方向，在I/O线之间配置由多级开关群构成的传送电路。若一级或少数级数的开关群导通，则存储器芯的I/O线和逻辑电路的I/O线连通形成传送图形。进而，以放大器模块、存储体模块、电源模块等功能块的组合构成存储器芯、行序列电路和沿位线方向延伸的多条I/O线。
-
公开(公告)号：CN100356571C
公开(公告)日：2007-12-19
申请号：CN01125141.7
申请日：1997-03-07
Applicant: 株式会社日立制作所 , 日立超爱尔、爱斯、爱工程股份有限公司
IPC: H01L27/108 , G11C11/34 , G11C8/00
CPC classification number: G11C7/02 , G11C7/10 , G11C7/1006 , G11C7/1042 , G11C7/1072 , H01L27/10897
Abstract: 具有多条I/O线的存储器芯、传送电路用模块以及逻辑库并存储在数据库中，用它们进行半导体集成电路装置设计。进而，把具有多条I/O线的存储器芯和逻辑电路配置成各I/O线为同一方向，在I/O线之间配置由多级开关群构成的传送电路。若一级或少数级数的开关群导通，则存储器芯的I/O线和逻辑电路的I/O线连通形成传送图形。进而，以放大器模块、存储体模块、电源模块等功能块的组合构成存储器芯、行序列电路和沿位线方向延伸的多条I/O线。
-
公开(公告)号：CN1526097A
公开(公告)日：2004-09-01
申请号：CN01822131.9
申请日：2001-01-19
Applicant: 株式会社日立制作所
CPC classification number: G06F11/261 , G06F11/267 , G06F15/7867 , H01L25/18 , H01L2224/16225 , H01L2924/00014 , H01L2924/09701 , H01L2924/13091 , H01L2924/15192 , H01L2924/15311 , H01L2924/3011 , H01L2924/00 , H01L2224/0401
Abstract: 在高密度安装电路板(2)上配置微型计算机(3)和随机存取存储器(7)，用存储专用总线(12)把两者结合，以便实现高速数据传输，并且搭载作为可变逻辑电路的以FPGA为代表的可编程器件(8)，另外，在所述微型计算机中搭载能电改写其工作程序的非易失性存储器(16)。所述高密度安装电路板在底面上具有安装用外部端子，能与芯片基系统化的多芯片模块同样安装到母板上。通过在所述可编程器件中设定所需逻辑功能，能模拟以硬件为主体，用电子电路装置实现的功能，另外，通过在非易失性存储器中写入工作程序，能模拟以软件为主体实现的功能。据此，有助于系统开发早期阶段中调试的容易化和原型系统的实现以及从开发到试制进而到产品化的周期的缩短。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.025 seconds)
