公开(公告)号：CN101465663A

公开(公告)日：2009-06-24

申请号：CN200810184162.X

申请日：2008-12-16

Applicant: 株式会社瑞萨科技

Inventor： 上妻央 ,  田中聪 ,  山肋大造 ,  赤峰幸德 ,  前田功治

IPC: H04B1/40

CPC classification number: H04B1/0082

Abstract: 本发明提供一种收发两用机，可降低多频带通信用电压控制振荡器的个数增加、宽带化、相位噪声的增加。收发两用机包括振荡器(34)、多个通信模块(Tx_B1k1…4)。各通信模块包括分频器(11…14)、混频器(9、10)。一个通信模块(Tx_B1k1)的分频器(11)的分频数设定为偶整数，从分频器提供给混频器的通信用本机信号成为具有90度相位差的正交信号。其他通信模块(Tx_B1k4)的分频器(14)的分频数设定为非整数，从分频器(14)提供给混频器的通信用本机信号成为具有与90度成规定偏置角度的相位差的非正交信号。发送器还包括用于将与偏置角度极性相反且绝对值大致相同的补偿偏置量给予关于其他通信模块(Tx_B1k4)的混频器的通信模拟信号的变换单元(35)。

公开(公告)号：CN101662823A

公开(公告)日：2010-03-03

申请号：CN200910166617.X

申请日：2009-08-24

Applicant: 株式会社瑞萨科技

Inventor： 上妻央 ,  山胁大造 ,  赤峰幸德 ,  前田功治

IPC: H04W52/02 ,  H04M1/73 ,  H03K19/003

CPC classification number: G06F1/3296 ,  G06F1/12 ,  G06F13/4243 ,  H04W52/0274 ,  Y02D10/14 ,  Y02D10/151 ,  Y02D70/00 ,  Y02D70/1224

Abstract: 本发明提供一种可以输入接口降低适合于有效载荷数据的采样的时钟信号的相位的数据采样单元的功耗的半导体集成电路及其动作方法。半导体集成电路(9)具备输入接口(5)和内部核心电路(72、73、75)。输入接口(5)包括迟滞电路(45)和数据采样单元(4)。迟滞电路(45)对第一和上述第二输入阈值(VthL、VthH)之间的输入信号进行检测。数据采样单元(4)按照同步信号来选择适合于数据的采样的采样时钟信号的相位，对有效载荷数据进行采样。在检测到休眠指令的情况下，休眠信号被提供给上述内部核心电路(72、73、75)和数据采样单元(4)，将其控制成休眠模式。