公开(公告)号：CN1158178A

公开(公告)日：1997-08-27

申请号：CN96190754.1

申请日：1996-07-19

Applicant: 精工爱普生株式会社

Inventor： 宫下幸司 ,  熊谷敬 ,  德田泰信

IPC: G11C11/413

CPC classification number: G11C8/14 ,  G11C8/08

Abstract: 一种半导体存储器装置，在每个把存储单元阵列块分割成多个的块中，对留在块内的长度的字线进行升压。在多列的一对位线(BL，/BL)和多行的字线(WL)的各个交叉部上，具有连接在一对位线和字线上的多个存储单元(10)。具有把该存储单元的配置区域进行块分割而形成的多个存储单元阵列块(120)。为了使多个存储单元阵列块内的全部字线(WL)升压，具有所共用的第一被升压线(VLINE1)。由连接在第一被升压线上的升压用电容器(C1)和对该升压用电容器进行预充电的开关晶体管(T7)构成升压电路(30)。具有升压控制电路(40)，给升压电路输出导通驱动晶体管(T7)而对升压用电容器进行预充电的预充电控制信号(Φ2)和使升压用电容器的负极端的电位变化的升压驱动信号(Φ1)。在各个存储单元阵列块上设有第二被升压线(VLINE2)。由块选择电路(90)选择一个存储单元阵列块，使由行选择电路(60，100)所选择的一条字线经过第二被升压线进行升压。

公开(公告)号：CN104935162B

公开(公告)日：2019-02-26

申请号：CN201510125682.3

申请日：2015-03-20

Applicant: 精工爱普生株式会社

Inventor： 德田泰信

IPC: H02M3/07

Abstract: 本发明提供了一种能够减小消耗电流的驱动电路、集成电路装置以及电荷泵电路的控制方法。驱动电路(1)具备输出电路(10)，输出电路(10)具有将对电荷泵电路30进行驱动的驱动时钟信号(CP1)及驱动时钟信号(CP2)输出至电荷泵电路(30)的输出节点(A)及输出节点(B)，输出电路(10)根据第一时钟信号(CK1)和在第一时钟信号(CK1)的电压电平变化的期间内电压电平不变的信号即第二时钟信号(CK2)来生成驱动时钟信号(CP1)及驱动时钟信号(CP2)，并根据第二时钟信号(CK2)而在驱动时钟信号(CP1)和驱动时钟信号(CP2)的电压电平变化之前的期间内将驱动时钟信号(CP1)及驱动时钟信号(CP2)的输出节点(A)及输出节点(B)控制为高阻抗状态。

公开(公告)号：CN1158192A

公开(公告)日：1997-08-27

申请号：CN96190719.3

申请日：1996-07-04

Applicant: 精工爱普生株式会社

Inventor： 熊谷敬 ,  德田泰信

IPC: H03K19/0185 ,  H03K19/0948 ,  G11C11/41 ,  G11C11/417

CPC classification number: G11C7/1057 ,  G11C7/1051 ,  H03K17/167 ,  H03K19/00361 ,  H03K19/018521 ,  H03K19/0948

Abstract: 这是一种在设定于电源线电位与接地线电位之间的规定的中间电位之后从输出端子Dout输出数据的输出电路。输出电路具有由第1、第2晶体管31、32构成的输出驱动装置30。第1晶体管31具有输入第1控制信号的第1控制端子DP。第2晶体管32具有输入第2控制信号的第2控制端子DN。还具有控制第1、第2控制信号把1、第2各晶体管31、32设定为截止状态的的设定装置22。还具有使第1、第2控制端下DP、DN的不论哪一方与输出端子Dout短路的短路装置50。这样一来，在输出数据之前，用设定装置22把各晶体管31、32设定为截止状态之后。再根据输出端子Dout的电位状态进行短路，把输出端子设定于中间电位。

公开(公告)号：CN104935162A

公开(公告)日：2015-09-23

申请号：CN201510125682.3

申请日：2015-03-20

Applicant: 精工爱普生株式会社

Inventor： 德田泰信

IPC: H02M3/07

CPC classification number: G05F3/08 ,  H02M3/07 ,  H02M2003/075 ,  H03K19/017509

Abstract: 本发明提供了一种能够减小消耗电流的驱动电路、集成电路装置以及电荷泵电路的控制方法。驱动电路(1)具备输出电路(10)，输出电路(10)具有将对电荷泵电路30进行驱动的驱动时钟信号(CP1)及驱动时钟信号(CP2)输出至电荷泵电路(30)的输出节点(A)及输出节点(B)，输出电路(10)根据第一时钟信号(CK1)和在第一时钟信号(CK1)的电压电平变化的期间内电压电平不变的信号即第二时钟信号(CK2)来生成驱动时钟信号(CP1)及驱动时钟信号(CP2)，并根据第二时钟信号(CK2)而在驱动时钟信号(CP1)和驱动时钟信号(CP2)的电压电平变化之前的期间内将驱动时钟信号(CP1)及驱动时钟信号(CP2)的输出节点(A)及输出节点(B)控制为高阻抗状态。

公开(公告)号：CN1099761C

公开(公告)日：2003-01-22

申请号：CN96190719.3

申请日：1996-07-04

Applicant: 精工爱普生株式会社

Inventor： 熊谷敬 ,  德田泰信

IPC: H03K19/0185 ,  H03K19/0948 ,  G11C11/41 ,  G11C11/417

CPC classification number: G11C7/1057 ,  G11C7/1051 ,  H03K17/167 ,  H03K19/00361 ,  H03K19/018521 ,  H03K19/0948

Abstract: 这是一种在设定于电源线电位与接地线电位之间的规定的中间电位之后从输出端子Dout输出数据的输出电路。输出电路具有由第1、第2晶体管31、32构成的输出驱动装置30。第1晶体管31具有输入第1控制信号的第1控制端子DP。第2晶体管32具有输入第2控制信号的第2控制端子DN。还具有控制第1、第2控制信号把1、第2各晶体管31、32设定为截止状态的设定装置22。还具有使第1、第2控制端下DP、DN的不论哪一方与输出端子Dout短路的短路装置50。这样一来，在输出数据之前，用设定装置22把各晶体管31、32设定为截止状态之后。再根据输出端子Dout的电位状态进行短路，把输出端子设定于中间电位。

公开(公告)号：CN105988969A

公开(公告)日：2016-10-05

申请号：CN201610144739.9

申请日：2016-03-14

Applicant: 精工爱普生株式会社

Inventor： 德田泰信

IPC: G06F13/42 ,  G01R31/28 ,  G06F11/22

Abstract: 本发明提供一种半导体集成电路装置及电子设备、电路的控制方法。所述半导体集成电路装置具备：串行信号输入端子，其被输入指令；控制信号输入端子，其被输入控制信号；电路块，其在所述控制信号被激活的情况下，对自身是否通过在所述指令中所包含的识别码而被选择进行判断，在判断为自身通过所述识别码而被选择了的情况下，实施通过所述指令而被指定的动作。

公开(公告)号：CN1124612C

公开(公告)日：2003-10-15

申请号：CN96190754.1

申请日：1996-07-19

Applicant: 精工爱普生株式会社

Inventor： 宫下幸司 ,  熊谷敬 ,  德田泰信

IPC: G11C11/413

CPC classification number: G11C8/14 ,  G11C8/08

Abstract: 一种半导体存储器装置，在每个把存储单元阵列块分割成多个的块中，对留在块内的长度的字线进行升压。在多列的一对位线(BL，/BL)和多行的字线(WL)的各个交叉部上，具有连接在一对位线和字线上的多个存储单元(10)。具有把该存储单元的配置区域进行块分割而形成的多个存储单元阵列块(120)。为了使多个存储单元阵列块内的全部字线(WL)升压，具有所共用的第一被升压线(VLINE1)。由连接在第一被升压线上的升压用电容器(C1)和对该升压用电容器进行预充电的开关晶体管(T7)构成升压电路(30)。具有升压控制电路(40)，给升压电路输出导通驱动晶体管(T7)而对升压用电容器进行预充电的预充电控制信号(Φ2)和使升压用电容器的负极端的电位变化的升压驱动信号(Φ1)。在各个存储单元阵列块上设有第二被升压线(VLINE2)。由块选择电路(90)选择一个存储单元阵列块使由行选择电路(60，100)所选择的一条字线经过第二被升压线进行升压。