-
公开(公告)号:CN1163673A
公开(公告)日:1997-10-29
申请号:CN96190862.9
申请日:1996-08-02
IPC: G11B20/00 , H04N5/913 , H04N7/16 , G11B27/10 , G11B27/28 , G11B27/34 , G11B19/02 , G11B20/12 , H04N5/926 , H04N9/804 , H04N5/937 , H04N9/877 , H04N5/85 , G11B7/00
CPC classification number: G11B19/02 , G11B7/0037 , G11B7/24 , G11B20/00086 , G11B20/00159 , G11B20/00739 , G11B20/12 , G11B20/1251 , G11B27/034 , G11B27/105 , G11B27/11 , G11B27/28 , G11B27/3027 , G11B27/3036 , G11B27/329 , G11B27/34 , G11B27/36 , G11B2220/218 , G11B2220/2525 , G11B2220/2529 , G11B2220/2545 , G11B2220/2562 , G11B2220/65 , G11B2220/90 , H04N5/783 , H04N5/85 , H04N9/8042 , H04N9/8227
Abstract: 信息载体,读出该信息载体的装置和提供该信息载体的装置以及传送图像信息的方法。其中信息载体(1)上记录的信息信号表示将要在图像屏幕上显示的图像信息,该图像信息包括视频节目的视频信息和用于将该视频信息有选择地显示的控制信息。视频节目被细分成多个部分(35),且当有选择地显示该视频节目时,各部分以新次序(34)显示并部分地被省略和替换。为此控制信息包括路径信息(36),指示出将要以链接方式显示的这些部分的路径。该路径信息可以与MPEG-2视频信息多路复用,且包括用于正向和反向跳跃的地址(53,54,55,56,57,58,59)。
-
公开(公告)号:CN1152170A
公开(公告)日:1997-06-18
申请号:CN96122447.9
申请日:1996-09-01
Applicant: 索尼公司
CPC classification number: H04N1/32149 , H04N5/913 , H04N5/9264 , H04N21/2541 , H04N21/4334 , H04N21/4627 , H04N21/835 , H04N21/8355 , H04N21/8358 , H04N2005/91321 , H04N2005/91328 , H04N2005/91335
Abstract: 一种格式化设备,它通过分析信息信号以检测信息信号中的保密信号的存在或不存在,将保密信号插入到信息信号中去以及仅当没有检测到保密信号时才记录修改信号来在大量复制信息信号之前对其进行鉴别。
-
公开(公告)号:CN1152168A
公开(公告)日:1997-06-18
申请号:CN96113328.7
申请日:1996-08-04
Applicant: 索尼公司
IPC: G11B7/00
CPC classification number: G11B27/005 , G11B20/1217 , G11B20/1251 , G11B27/034 , G11B27/105 , G11B27/11 , G11B27/329 , G11B2220/2545 , G11B2220/2554 , G11B2220/2562 , G11B2220/65 , H04N5/9262
Abstract: 一种数据记录技术,用于计算机系统文件排列在TOC与视频或音频数据间的记录介质上,可高速读出视频或音频数据并通过计算机系统或再现装置(如CD或视频CD放象机)再现。数字活动图象数据和音频数据形成数据包并记录为时分多路复用比特流,比特流以自完全方式分离,并利用分离比特流表示记录在多个区域的各一个区域中的一个程序。还记录程序的开始存取入口点以建立这些程序的自完全位置。
-
公开(公告)号:CN1151652A
公开(公告)日:1997-06-11
申请号:CN96112148.3
申请日:1996-08-04
Applicant: 索尼公司
IPC: H04N1/46
CPC classification number: H04N7/0122 , G11B27/034 , G11B27/105 , G11B27/3027 , G11B27/329 , G11B2220/2562 , H04N5/4401 , H04N5/85 , H04N7/088 , H04N9/8042 , H04N9/8205 , H04N9/877 , H04N21/235 , H04N21/435 , H04N21/440272 , H04N21/4884
Abstract: 已按照MPEG系统进行压缩和进行宽高比校正的数字图像数据和作为PSM数据提供的校正数据一起被多路传输,该校正数据以信箱模式、挤压模式等等校正这种数字图像数据的宽高比。该PSM数据用PSM检测器从位流中被检出和根据检出的PSM数据产生控制信号以控制显示器的滤波器,使得显示器在正确的状态下显示图像。
-
公开(公告)号:CN1092197A
公开(公告)日:1994-09-14
申请号:CN93119864.X
申请日:1993-12-18
Applicant: 索尼公司
Inventor: 藤波靖
IPC: G11B20/00
CPC classification number: H04N7/54 , H04N5/85 , H04N5/9264 , H04N5/9267 , H04N5/945 , H04N21/42646 , H04N21/4307 , H04N21/4325 , H04N21/4341
Abstract: 一种从记录媒体再生视频数据的设备,在该媒体上以多路复用形式记录视频数据、基准时间数据和视频时间数据。基准时间数据用于再生定时数据。视频数据和视频时间数据暂时地存储在视频缓冲器中,视频时间数据提取器接到视频缓冲器的输出提取视频时间数据。视频缓冲器还接到一个视频解码器,视频解码器解码暂时存储在视频缓冲器中的视频数据。
-
公开(公告)号:CN103197985B
公开(公告)日:2018-07-13
申请号:CN201210441123.X
申请日:2012-11-01
Applicant: 索尼公司
CPC classification number: G06F11/1012
Abstract: 本发明了公开了一种存储控制装置。在此所公开的技术的实施例旨在灵活地设置将纠错码附加到存储在存储器中的一组数据序列的规则。存储控制装置具有纠错码附加规则保持块和纠错部。纠错码附加规则保持块通过将把纠错码附加到存储在存储器中的一组数据序列的规则与该组数据序列的每一个地址的数据相关联来保持所述规则。如果发生对存储器的访问,纠错部就根据与发生访问的地址有关的附加规则来对存储在存储器中的一组数据序列执行纠错。
-
公开(公告)号:CN103995756B
公开(公告)日:2018-05-11
申请号:CN201410037583.5
申请日:2014-01-26
Applicant: 索尼公司
IPC: G06F11/10
CPC classification number: G06F11/073 , G06F11/076 , G06F11/1004 , G06F11/1016 , G06F11/1044 , G06F11/1048 , G11C16/3431
Abstract: 本发明涉及存储控制器、存储设备、信息处理系统和存储控制方法。在本发明中,管理在多个存储器地址的信息并基于错误信息在存储器中确定刷新对象的地址。由此,提供了恰当地控制非易失性存储器的刷新处理的效果。
-
公开(公告)号:CN103377139B
公开(公告)日:2018-04-27
申请号:CN201310120350.7
申请日:2013-04-09
Applicant: 索尼公司
CPC classification number: G11C7/00 , G11C7/1006
Abstract: 这里公开了一种存储控制装置,包括:决定部,配置为在到存储器单元的输入数据的至少部分中决定二进制值当中的特定值的位数是否大于参考值,以生成指示决定结果的决定数据,该存储器单元在写入过程中依次执行对二进制值中一个的重写和对二进制值中另一个的重写;以及写入侧输出部,配置为当决定所述位数大于参考值时,将至少部分被反转的所述输入数据作为写入数据与所述决定数据一起输出到所述存储器单元。
-
公开(公告)号:CN103377140B
公开(公告)日:2018-02-16
申请号:CN201310122226.4
申请日:2013-04-10
Applicant: 索尼公司
CPC classification number: G06F11/167 , G06F11/1048
Abstract: 这里公开了一种存储控制设备,包括:状态获取部分,配置为从存储器获取包括向所述存储器写入之后的验证执行次数的状态;历史信息保持部分,配置为按照与所述存储器的每一预定区域的关联关系,将所述状态的历史保持为历史信息;和区域选择部分,配置为当在所述存储器中要使用新的区域时,根据历史信息选择满足条件的区域。
-
公开(公告)号:CN103377693B
公开(公告)日:2017-09-08
申请号:CN201310146885.1
申请日:2013-04-25
Applicant: 索尼公司
CPC classification number: G11C7/1072 , G11C7/22 , G11C13/0007 , G11C13/0023 , G11C13/004 , G11C13/0061 , G11C13/0069 , G11C13/0097 , G11C2213/79
Abstract: 一种存储控制装置包括命令译码器和命令处理部分。所述命令译码器判断命令串中包括的不同命令的多个存取目标地址是否对应于具有共同基板的存储器单元阵列的各块中的同一块中相互不同的字。当判断命令的存取目标地址对应于存储器单元阵列的相同块中相互不同的字时,所述命令处理部分集中地和连续地执行命令的处理中的那些操作,其中在基板和位线之间施加相等电压作为驱动电压。
-
-
-
-
-
-
-
-
-