-
公开(公告)号：CN103907090A
公开(公告)日：2014-07-02
申请号：CN201280052886.3
申请日：2012-10-11
Applicant: 甲骨文国际公司
CPC classification number: G06F9/3842 , G06F9/30127 , G06F9/383 , G06F9/3838 , G06F9/384 , G06F9/3851 , G06F9/3857 , G06F9/3859 , G06F9/3863 , G06F9/3865
Abstract: 公开的实施例涉及用于在处理器上执行程序指令的系统。在正常执行模式期间，系统发出用于以程序次序执行的指令。当在指令的执行期间遇到未解决的数据依赖性时，系统在先行模式中推测性地执行随后的指令以预取将来负载。当指令在先行模式期间退休时，用作该指令的目的地寄存器的工作寄存器不被复制到相应的结构寄存器。而是结构寄存器被标记为无效。注意，通过在先行模式期间不更新结构寄存器，系统不需要在进入先行模式之前对结构寄存器设置校验点。
-
公开(公告)号：CN103383642A
公开(公告)日：2013-11-06
申请号：CN201310149405.7
申请日：2013-04-26
Applicant: 辉达公司
Inventor： 吉列尔莫·J·罗扎斯 , 保罗·塞维斯 , 布拉德·霍伊特 , 斯里达兰·罗摩克里希纳 , 亨斯·凡德斯库特 , 罗斯·泽格尔肯 , 达雷尔·博格斯 , 马格努斯·埃克曼
CPC classification number: G06F9/3802 , G06F9/3814 , G06F9/3863
Abstract: 提供与一旦微处理器在超前运行之后重新进入特定执行位置则从缓冲区重新分派经选择用于重新执行的指令有关的实施例。在一个示例中，提供微处理器。示范性的微处理器包括获取逻辑、用于执行由获取逻辑所提供的经检索指令的一个或多个执行机制、以及用于调度经检索指令以执行的调度器逻辑。示范性的调度器逻辑包括用于存储经检索指令和一个或多个附加指令的缓冲区，一旦微处理器在超前运行之后在特定执行位置重新进入则调度器逻辑配置为从缓冲区重新分派先前已经被分派到执行机制之一的指令。
-
公开(公告)号：CN103257933A
公开(公告)日：2013-08-21
申请号：CN201310090359.8
申请日：2007-03-20
Applicant: 英特尔公司
CPC classification number: G06F9/526 , G06F9/3004 , G06F9/30087 , G06F9/3834 , G06F9/3859 , G06F9/3863 , G06F12/0802 , G06F13/1626
Abstract: 描述了提供无序处理器中的事务存储器执行的方法和设备。在一个实施例中，存储值对应于未提交的事务存储器访问请求的数量。根据所述实施例，在出错、故障等情况下，存储值可用来提供嵌套恢复。
-
公开(公告)号：CN103109286A
公开(公告)日：2013-05-15
申请号：CN201080069225.2
申请日：2010-09-24
Applicant: 英特尔公司
IPC: G06F15/167
CPC classification number: G06F12/1072 , G06F8/447 , G06F9/3863 , G06F9/3885 , G06F9/548 , G06F2212/657
Abstract: 一种计算平台可包含异质处理器(例如CPU和GPU)以支持这种处理器之间虚函数的共享。在一个实施例中，用于访问来自CPU110的共享对象的CPU侧虚函数表指针可用于确定GPU虚函数表，如果存在GPU侧表的话。在其它实施例中，可在共享虚拟存储器内创建可不保持数据一致性的共享非相干区域。存储在共享非相干区域内的CPU和GPU侧数据可具有与从CPU和GPU侧看到的相同的地址。然而，CPU侧数据的内容可不同于GPU侧数据的内容，因为共享虚拟存储器在运行时期间可不保持一致性。在一个实施例中，vptr可修改成指向存储在共享虚拟存储器中的CPU虚函数表和GPU虚函数表。
-
公开(公告)号：CN103098020A
公开(公告)日：2013-05-08
申请号：CN201180014383.2
申请日：2011-02-16
Applicant: ARM有限公司
Inventor： 理查德·罗伊·格里森思怀特 , 戴维·詹姆斯·西尔
CPC classification number: G06F9/30112 , G06F9/30123 , G06F9/30138 , G06F9/30174 , G06F9/30189 , G06F9/30196 , G06F9/384 , G06F9/3863
Abstract: 本发明提供一种处理器（4），其支持指定32位架构寄存器的第一指令集及指定64位架构寄存器的第二指令集。对这种指令集中的每一者呈现其自身架构寄存器组以供其使用。呈现给所述第一指令集的所述第一组寄存器与呈现给此第二指令集的所述第二组寄存器之间具有一对一映射关系。提供于硬件中的所述寄存器为64位寄存器。在一些实施例中，当执行所述第一指令集的程序指令时，仅访问且操纵这种64位寄存器的最低有效部分，并且所述寄存器的剩余最高有效部分保持不变。将在所述第一指令集的指令内的寄存器指定字段与当前异常模式一起译码，以判定将使用哪一个架构寄存器，而所述第二指令集在不依赖异常模式的情况下使用寄存器指定字段来判定将使用哪一个架构寄存器。
-
Patent Agency Ranking
-
公开(公告)号：CN102144218A
公开(公告)日：2011-08-03
申请号：CN200980135774.2
申请日：2009-07-28
Applicant: 超威半导体公司
Inventor： 达维德·S·克里斯蒂 , 米夏埃尔·P·赫姆斯 , 斯特凡·迪特尔赫斯特
CPC classification number: G06F9/466 , G06F9/3004 , G06F9/30087 , G06F9/30185 , G06F9/30189 , G06F9/3834 , G06F9/3842 , G06F9/3857 , G06F9/3859 , G06F9/3863 , G06F9/468 , G06F9/52
Abstract: 本发明公开了一种在事务存储系统中执行事务的系统和方法。该系统包括耦合到共享存储器的多个处理器中的一个处理器，其中该处理器执行相对于多处理器的执行是原子(atomic)事务的代码段，该代码段包括到共享存储器的多个存储器访问操作。根据实施例，处理器确定存储器访问操作是否包括任何一组禁止指令，其中，该组指令包括一个或多个在虚拟计算环境中和现实计算环境中操作不同的指令。如果任何一个存储器访问操作是上述禁止操作之一，那么处理器中止该事务。
-
公开(公告)号：CN101286123A
公开(公告)日：2008-10-15
申请号：CN200710306288.5
申请日：2007-12-28
Applicant: 英特尔公司
Inventor： B·萨哈 , A-R·阿德-塔巴塔巴伊 , C·王 , Y·吴 , W-Y·陈
IPC: G06F9/46
CPC classification number: G06F8/458 , G06F9/3004 , G06F9/30087 , G06F9/3834 , G06F9/3859 , G06F9/3863 , G06F9/467
Abstract: 在此描述了一种用于软件事务存储器(STM)系统中的高效且一致的验证/冲突检测的方法和装置。在加载操作之后插入版本检查屏障，以比较加载操作前后的加载值的版本。另外，全局时间戳(GTS)被用来跟踪最新提交的事务。每个事务都与在事务开始时被初始化为GTS值的局部时间戳(LTS)相关联。随着事务提交，将GTS更新为新值并将所修改的单元的版本设置为该新值。未决事务将在读屏障中确定的版本与它们的LTS进行比较。如果该版本大于它们的LTS，这指示出另一事务已在未决事务开始且初始化LTS之后被提交，则该未决事务验证其读集以保持高效且一致的事务执行。
-
公开(公告)号：CN100380316C
公开(公告)日：2008-04-09
申请号：CN01818399.9
申请日：2001-10-31
Applicant: 英特尔公司 , 模拟设备股份有限公司
CPC classification number: G06F9/325 , G06F9/30101 , G06F9/3842 , G06F9/3863
Abstract: 在一实施例中，一种可编程处理器配置为包括可支持硬件环路的预测寄存器。以此方式，系统可提高处理速度，而不用大大地增加功耗。环路的环路条件可加载于一组预测寄存器中，在环路条件写入于一组结构寄存器之前，可从预测寄存器检测这些条件。
-
公开(公告)号：CN1900904A
公开(公告)日：2007-01-24
申请号：CN200610101998.X
申请日：2006-07-18
Applicant: 国际商业机器公司
Inventor： 克里斯托弗·M.·阿伯纳斯 , 乔纳森·J.·德蒙特 , 罗纳德·霍尔 , 小阿伯特·J·范·诺斯特拉德
IPC: G06F9/38
CPC classification number: G06F9/3836 , G06F9/3855 , G06F9/3857 , G06F9/3863
Abstract: 一种用于改善按次序处理器的性能的方法、系统和处理器。处理器可以包括带有执行流水线的执行部件，所述执行流水线包括备份流水线和常规流水线。所述备份流水线可以存储发布给常规流水线的指令的副本。所述执行流水线可以包括用于在清除常规流水线中检测到的异常更年轻的指令之后、允许指令从备份流水线流向常规流水线的逻辑。通过维护发布给常规流水线的指令的备份副本，可以不需要从独立的执行流水线中清除并且重新取出指令。由此，人们可以把执行部件的结果无次序地提交给已构建状态，由此允许完成点在不同执行流水线当中变化。
-
-
-
-
-
-
-
-
-
Search Results
146
records
(took 0.016 seconds)
